Altera公司SoC FPGA產(chǎn)品簡(jiǎn)介高級(jí)信息摘要(英文資料) 圖 硬件處理系統(tǒng)
標(biāo)簽： Altera FPGA SoC 產(chǎn)品簡(jiǎn)介
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：TRIFCT
Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at Cadence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at Cadence.
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：xinhaoshan2016
隨著芯片設(shè)計(jì)技術(shù)的快速發(fā)展，基于SoC的開(kāi)發(fā)平臺(tái)已成為IC設(shè)計(jì)業(yè)界的熱點(diǎn)，對(duì)SoC應(yīng)用設(shè)計(jì)平臺(tái)需求越來(lái)越多，同時(shí)對(duì)其性能要求也越來(lái)越高。因此本文提出了一種基于LEON3的精簡(jiǎn)的，靈活的，高性能的硬件平臺(tái)的搭建方案，通過(guò)介紹基于32位的開(kāi)源LEON3處理器，并將其與其他開(kāi)源處理器比較，討論了LEON3在開(kāi)源，配置靈活以及強(qiáng)大的功能等方面的優(yōu)勢(shì)，最后通過(guò)在LEON3平臺(tái)運(yùn)行流水燈程序，驗(yàn)證了平臺(tái)的可行性，達(dá)到預(yù)期效果。
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：gundamwzc
設(shè)計(jì)和實(shí)現(xiàn)了U盤(pán)SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過(guò)的CPU核、Nandflash、UDC_Control等模塊，模塊間通過(guò)總線(xiàn)進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語(yǔ)言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
上傳時(shí)間： 2013-11-12
上傳用戶(hù)：lgnf
基于集成電路規(guī)模與設(shè)計(jì)工藝不斷發(fā)展的現(xiàn)狀，SI問(wèn)題日益突出和嚴(yán)重。系統(tǒng)介紹了SOC設(shè)計(jì)SI的概念、分類(lèi)及產(chǎn)生基理，根據(jù)電路工程設(shè)計(jì)經(jīng)驗(yàn)，重點(diǎn)闡述了在SOC設(shè)計(jì)SI的設(shè)計(jì)、優(yōu)化、分析方法，介紹了利用EDA設(shè)計(jì)工具在芯片設(shè)計(jì)過(guò)程中對(duì)SI進(jìn)行阻止、優(yōu)化、分析的流程及方法，并對(duì)各種設(shè)計(jì)優(yōu)化方法進(jìn)行了利弊的對(duì)比分析，對(duì)芯片設(shè)計(jì)提供了很好的指導(dǎo)，結(jié)合EDA工具及合理的設(shè)計(jì)流程方法能夠有效的保證芯片設(shè)計(jì)的良率和性能。
上傳時(shí)間： 2013-11-01
上傳用戶(hù)：copu
以SoC軟硬件協(xié)同設(shè)計(jì)方法學(xué)及驗(yàn)證方法學(xué)為指導(dǎo)，系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計(jì)過(guò)程中，軟硬件協(xié)同設(shè)計(jì)和驗(yàn)證平臺(tái)的構(gòu)建過(guò)程及具體實(shí)施。應(yīng)用實(shí)踐表明該平臺(tái)具有良好的實(shí)用價(jià)值。
上傳時(shí)間： 2014-12-30
上傳用戶(hù)：huangld
本書(shū)介紹了Cygnal集成產(chǎn)品公司的C8051Fxxx高速片上系統(tǒng)（SOC）單片機(jī)的硬件結(jié)構(gòu)和工作原理，詳細(xì)闡述了C8051Fxxx的定時(shí)器、可編程計(jì)數(shù)器陣列（PCA）、串行口、SMBus/I2C接口、SPI總線(xiàn)接口、ADC、DAC、比較器、復(fù)位源、振蕩器、看門(mén)狗定時(shí)器、JTAG接口等外設(shè)或功能部件的結(jié)構(gòu)和使用方法。
上傳時(shí)間： 2013-10-26
上傳用戶(hù)：born2007
本文是關(guān)于Altera公司SoC FPGA 的用戶(hù)手冊(cè)（英文版） 。文中主要介紹了什么是SoC FPGA、SoC FPGA相關(guān)知識(shí)介紹、為什么要使用SoC FPGA以及SoC FPGA都應(yīng)用到哪些方面。
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：dengzb84
Altera公司SoC FPGA產(chǎn)品簡(jiǎn)介高級(jí)信息摘要(英文資料) 圖 硬件處理系統(tǒng)
標(biāo)簽： Altera FPGA SoC 產(chǎn)品簡(jiǎn)介
上傳時(shí)間： 2013-10-16
上傳用戶(hù)：離殤
Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at Cadence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at Cadence.
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：m62383408
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
