成人爽a毛片免费啪啪动漫,爱福利在线视频,久久夜色精品国产欧美乱

fpga-jpeg-Verilog

基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。

基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。

標簽： Verilog FPGA FFT 傅立葉變換

上傳時間： 2015-04-02

上傳用戶：aysyzxzm
verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經(jīng)驗

上傳時間： 2015-04-07

上傳用戶：bruce
verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經(jīng)驗

上傳時間： 2013-12-25

上傳用戶：PresidentHuang
verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經(jīng)驗

上傳時間： 2015-04-07

上傳用戶：498732662
verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經(jīng)驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經(jīng)驗

上傳時間： 2014-06-16

上傳用戶：古谷仁美
用verilog語言在fpga中實現(xiàn)fifo功能！

用verilog語言在fpga中實現(xiàn)fifo功能！

標簽： verilog fpga fifo 語言

上傳時間： 2015-05-02

上傳用戶：epson850
用verilog 描寫應用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測試文檔

用verilog 描寫應用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測試文檔

標簽： verilog jpeg 應用于壓縮系統(tǒng)

上傳時間： 2014-01-13

上傳用戶：zhangliming420
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現(xiàn)精簡電路

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現(xiàn)精簡電路

標簽： convolution transection circular encoder

上傳時間： 2014-01-20

上傳用戶：waizhang
用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺

用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺

標簽： verilog fpga 語言編寫

上傳時間： 2015-06-13

上傳用戶：wanqunsheng
鍵盤鼠標的原代碼,用FPGA實現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用

鍵盤鼠標的原代碼,用FPGA實現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗正過了,完全可以用

標簽： FPGA Verilog HDL 鍵盤

上傳時間： 2013-12-12

上傳用戶：athjac

主站蜘蛛池模板：梁河县| 翁源县| 田林县| 远安县| 多伦县| 榆林市| 宜昌市| 长治市| 甘孜| 广宗县| 枣强县| 肃北| 英吉沙县| 奇台县| 台东市| 陆川县| 民县| 琼中| 晋州市| 青田县| 房产| 清河县| 安吉县| 平塘县| 江城| 贵州省| 盐城市| 九江县| 射洪县| 三亚市| 汉寿县| 随州市| 浪卡子县| 措美县| 从化市| 乐亭县| 扎鲁特旗| 呼图壁县| 越西县| 铁岭市| 商城县|