国产精品高潮呻吟久久av野狼,最新亚洲精品,av第一福利在线导航

fpga-jpeg-Verilog

基于FPGA的16點(diǎn)FFT快速傅立葉變換的Verilog源代碼。

基于FPGA的16點(diǎn)FFT快速傅立葉變換的Verilog源代碼。

標(biāo)簽： Verilog FPGA FFT 傅立葉變換

上傳時(shí)間： 2015-04-02

上傳用戶(hù)：aysyzxzm
verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

標(biāo)簽： verilog FPGA 代碼經(jīng)驗(yàn)

上傳時(shí)間： 2015-04-07

上傳用戶(hù)：bruce
verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

標(biāo)簽： verilog FPGA 代碼經(jīng)驗(yàn)

上傳時(shí)間： 2013-12-25

上傳用戶(hù)：PresidentHuang
verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

標(biāo)簽： verilog FPGA 代碼經(jīng)驗(yàn)

上傳時(shí)間： 2015-04-07

上傳用戶(hù)：498732662
verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫(kù),為FPGA設(shè)計(jì)者使用.

標(biāo)簽： verilog FPGA 代碼經(jīng)驗(yàn)

上傳時(shí)間： 2014-06-16

上傳用戶(hù)：古谷仁美
用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！

用verilog語(yǔ)言在fpga中實(shí)現(xiàn)fifo功能！

標(biāo)簽： verilog fpga fifo 語(yǔ)言

上傳時(shí)間： 2015-05-02

上傳用戶(hù)：epson850
用verilog 描寫(xiě) 應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測(cè)試文檔

用verilog 描寫(xiě) 應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測(cè)試文檔

標(biāo)簽： verilog jpeg 應(yīng)用于壓縮系統(tǒng)

上傳時(shí)間： 2014-01-13

上傳用戶(hù)：zhangliming420
完整的jpeg encoder verilog code,DCT部分採(cǎi)用1991 IEEE transection paper,利用skew circular convolution來(lái)實(shí)現(xiàn)精簡(jiǎn)電路

完整的jpeg encoder verilog code,DCT部分採(cǎi)用1991 IEEE transection paper,利用skew circular convolution來(lái)實(shí)現(xiàn)精簡(jiǎn)電路

標(biāo)簽： convolution transection circular encoder

上傳時(shí)間： 2014-01-20

上傳用戶(hù)：waizhang
用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)

用verilog語(yǔ)言編寫(xiě)的全數(shù)字鎖相環(huán)的源代碼,基于fpga平臺(tái)

標(biāo)簽： verilog fpga 語(yǔ)言編寫(xiě)

上傳時(shí)間： 2015-06-13

上傳用戶(hù)：wanqunsheng
鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用

鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用

標(biāo)簽： FPGA Verilog HDL 鍵盤(pán)

上傳時(shí)間： 2013-12-12

上傳用戶(hù)：athjac