<strike id="acqwe"></strike>
基于altera系列芯片lvds接口的fpga設(shè)計(jì) verilog源碼
標(biāo)簽： verilog altera lvds fpga
上傳時(shí)間： 2017-06-08
上傳用戶：stvnash
可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧
標(biāo)簽： verilog fpga vhdl pld
上傳時(shí)間： 2014-01-03
上傳用戶：stewart·
數(shù)字頻率計(jì) FPGA 用verilog語(yǔ)言編寫(xiě)
標(biāo)簽： verilog FPGA 數(shù)字頻率計(jì) 語(yǔ)言
上傳時(shí)間： 2013-12-27
上傳用戶：TF2015
基于FPGA和verilog的交通燈控制器設(shè)計(jì)
標(biāo)簽： verilog FPGA 交通燈
上傳時(shí)間： 2018-01-09
上傳用戶：asdfghjklqwer
VERILOG基礎(chǔ)程序例程 基礎(chǔ)教程 初學(xué)代碼 FPGA測(cè)試VERILOG源碼,包括大量的設(shè)計(jì)實(shí)例，邏輯源碼， 可以做為你的學(xué)習(xí)參考。
標(biāo)簽： verilog fpga
上傳時(shí)間： 2022-01-31
上傳用戶：
高壓鏈?zhǔn)絊VG控制用FPGA的verilog程序.
標(biāo)簽： fpga verilog
上傳時(shí)間： 2022-04-18
CY7C68013固件程序以及 FPGA測(cè)試Verilog程序，源代碼，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-17
USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代碼
標(biāo)簽： usb asic fpga verilog hdl
上傳時(shí)間： 2022-06-25
上傳用戶：qingfengchizhu
此實(shí)驗(yàn)例程適用于Actel Flash架構(gòu)的ProASIC3/E系列FPGA，適合于FPGA及Verilog HDL的初學(xué)者，配套EasyFPGA030開(kāi)發(fā)套件。
標(biāo)簽： ProASIC Actel Flash FPGA
上傳時(shí)間： 2017-06-01
上傳用戶：hgy9473
FPGA、Verilog；學(xué)習(xí)VERILOG語(yǔ)言的教程書(shū)籍，簡(jiǎn)單易學(xué)
標(biāo)簽： verilog 入門(mén)教程
上傳時(shí)間： 2017-12-24
上傳用戶：VESON
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
