相 關 資 源

• 數(shù)字頻率計 FPGA 用verilog語言編寫免費下載

  資源簡介：數(shù)字頻率計 FPGA 用verilog語言編寫

  標簽： verilog FPGA 數(shù)字頻率計 語言

  上傳時間： 2013-12-27

  上傳用戶：TF2015

• 簡易數(shù)字頻率計免費下載

  資源簡介：簡易數(shù)字頻率計，用verilog HDL編寫的，基于Quartus II實現(xiàn)，結構清晰，功能較為全面，能滿足簡單的頻率測量要求

  標簽： 數(shù)字頻率計

  上傳時間： 2013-12-08

  上傳用戶：15071087253

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺免費下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 用verilog語言編寫的FPGA控制PWM的程序免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• 這是用verilog語言編寫AV型LCD屏的驅動程序CPLD上運行并調試成功的。可用作數(shù)字到模擬LCD轉換免費下載

  資源簡介：這是用verilog語言編寫AV型LCD屏的驅動程序CPLD上運行并調試成功的。可用作數(shù)字到模擬LCD轉換

  標簽： LCD verilog CPLD 語言

  上傳時間： 2014-01-05

  上傳用戶：徐孺

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!免費下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!

  標簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• 這個是用verilog語言編寫的基于FPGA的交通燈控制器免費下載

  資源簡介：這個是用verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個方向上的交通燈的通斷

  標簽： verilog FPGA 語言 編寫

  上傳時間： 2017-06-12

  上傳用戶：hfmm633

• 用verilog語言編寫的看門狗模塊modulewdt免費下載

  資源簡介：用verilog語言編寫的看門狗模塊modulewdt

  標簽： modulewdt verilog 語言 編寫

  上傳時間： 2013-12-23

  上傳用戶：jjj0202

• 一個用verilog語言編寫的用來模擬交通信號燈的程序免費下載

  資源簡介：一個用verilog語言編寫的用來模擬交通信號燈的程序，包含測試文件

  標簽： verilog 語言 編寫 模擬

  上傳時間： 2013-12-10

  上傳用戶：pinksun9

• verilog VSIP core,用verilog語言編寫免費下載

  資源簡介：verilog VSIP core,用verilog語言編寫，希望對各位朋友有所幫助！

  標簽： verilog VSIP core 語言

  上傳時間： 2014-12-06

  上傳用戶：894898248

• 用verilog語言編寫的神經元權值連接的源代碼,供大家享用,但是注釋很少.免費下載

  資源簡介：用verilog語言編寫的神經元權值連接的源代碼,供大家享用,但是注釋很少.

  標簽： verilog 語言 編寫 源代碼

  上傳時間： 2014-01-15

  上傳用戶：731140412

• 用verilog語言編寫免費下載

  資源簡介：用verilog語言編寫，一個8-bit ALU，可以完成按字節(jié)的+、-和與、或、非操作

  標簽： verilog 語言 編寫

  上傳時間： 2013-12-06

  上傳用戶：妄想演繹師

• 這是我用verilog語言編寫的矩陣鍵盤源程序免費下載

  資源簡介：這是我用verilog語言編寫的矩陣鍵盤源程序

  標簽： verilog 語言 編寫 矩陣鍵盤

  上傳時間： 2016-07-28

  上傳用戶：trepb001

• 用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制免費下載

  資源簡介：用verilog語言編寫的實現(xiàn)NAND Flash塊的控制存取以及同步的FIFO的控制

  標簽： verilog Flash NAND FIFO

  上傳時間： 2014-01-23

  上傳用戶：Yukiseop

• 用verilog語言編寫的電子琴程序.用GW48教學實驗箱仿真的免費下載

  資源簡介：用verilog語言編寫的電子琴程序.用GW48教學實驗箱仿真的

  標簽： verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：梧桐

• 用verilog語言編寫的電子鐘程序.是用GW48教學實驗箱仿真免費下載

  資源簡介：用verilog語言編寫的電子鐘程序.是用GW48教學實驗箱仿真

  標簽： verilog GW 48 語言

  上傳時間： 2016-09-24

  上傳用戶：gaojiao1999

• 用verilog語言編寫的4位算術邏輯單元ALU,功能參考74181免費下載

  資源簡介：用verilog語言編寫的4位算術邏輯單元ALU,功能參考74181，包含.v文件以及測試用.vwf文件

  標簽： verilog 74181 ALU 語言

  上傳時間： 2016-09-28

  上傳用戶：1583060504

• 用verilog語言編寫UART串口 并附有測試文件免費下載

  資源簡介：用verilog語言編寫UART串口，并附有測試文件

  標簽： verilog uart 串口

  上傳時間： 2022-02-03

  上傳用戶：

• 基于FPGA設計的數(shù)字頻率計免費下載

  資源簡介：基于FPGA設計的數(shù)字頻率計，用VHDL寫的代碼。。。。有6各模塊

  標簽： FPGA 數(shù)字頻率計

  上傳時間： 2014-11-18

  上傳用戶：myworkpost

• 基于Multisim的高精度數(shù)字頻率計的設計和仿真免費下載

  資源簡介：數(shù)字頻率計是電工電子中常用的測量儀器,數(shù)字頻率計通過用輸入待測信號對一特定長度的信號進行計數(shù),從而得出頻率并通過數(shù)碼管直觀的顯示出來。本文提出了一種與輸入同步的數(shù)字頻率計的設計,提高了頻率計的精度,設計采用Multisim軟件進行設計和仿真的過程,介紹...

  標簽： multisim

  上傳時間： 2022-05-08

  上傳用戶：

• 用vhdl編寫的基于FPGA的數(shù)字頻率計程序算法免費下載

  資源簡介：用vhdl編寫的基于FPGA的數(shù)字頻率計程序算法

  標簽： vhdl FPGA 編寫 數(shù)字頻率計

  上傳時間： 2013-09-07

  上傳用戶：chfanjiang

• 基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計免費下載

  資源簡介：基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序

  標簽： FPGA VHDL 數(shù)字頻率計 硬件描述語言

  上傳時間： 2013-08-06

  上傳用戶：taozhihua1314

• 用vhdl編寫的基于FPGA的數(shù)字頻率計程序算法免費下載

  資源簡介：用vhdl編寫的基于FPGA的數(shù)字頻率計程序算法

  標簽： vhdl FPGA 編寫 數(shù)字頻率計

  上傳時間： 2015-05-03

  上傳用戶：ruixue198909

• 基于FPGA和sopc的用VHDL語言編寫的EDA8位16進制頻率計免費下載

  資源簡介：基于FPGA和sopc的用VHDL語言編寫的EDA8位16進制頻率計

  標簽： FPGA VHDL EDA8 sopc

  上傳時間： 2016-02-04

  上傳用戶：myworkpost

• 采用verilog HDL語言編寫的數(shù)字頻率計免費下載

  資源簡介：采用verilog HDL語言編寫的數(shù)字頻率計，被測波形分別為方波、三角波和正弦波；采用6個數(shù)碼管顯示結果，三檔量程可調，工程價值很高，

  標簽： verilog HDL 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：kr770906

• 基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序免費下載

  資源簡介：基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序

  標簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 基于FPGA的全同步數(shù)字頻率計的設計.rar免費下載

  資源簡介：頻率是電子技術領域內的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤...

  標簽： FPGA 數(shù)字頻率計

  上傳時間： 2013-06-05

  上傳用戶：wys0120

• 基于FPGA的全同步數(shù)字頻率計的設計免費下載

  資源簡介：頻率是電子技術領域內的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤...

  標簽： FPGA 數(shù)字頻率計

  上傳時間： 2013-04-24

  上傳用戶：qqoqoqo

• 課程設計要求設計并用FPGA實現(xiàn)一個數(shù)字頻率計免費下載

  資源簡介：課程設計要求設計并用FPGA實現(xiàn)一個數(shù)字頻率計，具體設計要求如下： 測量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統(tǒng)外部時鐘： 1024Hz 測量波形： 方波 Vp-p ＝ 3～5 V 硬件設備：Altera Flex10K10 五位數(shù)碼管 LED發(fā)光二極管 編程語言：ve...

  標簽： FPGA 數(shù)字頻率計

  上傳時間： 2013-12-21

  上傳用戶：1583060504

• 一個有效位為4位的十進制的數(shù)字頻率計,VHDL語言編寫免費下載

  資源簡介：一個有效位為4位的十進制的數(shù)字頻率計,VHDL語言編寫，已在硬件實驗箱上實驗通過。

  標簽： VHDL 十進制 數(shù)字頻率計 語言

  上傳時間： 2013-12-22

  上傳用戶：weixiao99