用于計算CRC的verilog HDL源碼
標簽： verilog CRC HDL 計算
上傳時間： 2015-02-07
上傳用戶：569342831
用verilog HDL寫的操作SRAM的源碼
標簽： verilog SRAM HDL 操作
上傳用戶：sy_jiadeyi
用verilog HDL實現曼徹斯特編碼的源碼
標簽： verilog HDL 曼徹斯特編碼 源碼
上傳時間： 2013-12-29
上傳用戶：lhc9102
verilog浮點乘發(fā)器，特定數據結構，指數底為10
標簽： verilog 浮點
上傳時間： 2013-12-20
上傳用戶：chenbhdt
verilog浮點乘發(fā)器，特定數據結構，指數底為10,利用pipeline
上傳時間： 2013-12-24
上傳用戶：ljmwh2000
上傳時間： 2013-12-27
上傳用戶：thinode
上傳時間： 2014-01-26
上傳用戶：dengzb84
verilog寫的回波抵消程序，相當于寫了個回波抵消的芯片，不是dsp，可編譯后下載于FPGA,絕對原創(chuàng)，寫了很長時間。
標簽： verilog 回波抵消 程序
上傳時間： 2014-01-09
上傳用戶：LouieWu
RS編碼的源代碼使用Verilog在Xinloinx平臺
標簽： Xinloinx Verilog RS編碼 源代碼
上傳時間： 2013-12-17
上傳用戶：zgu489
VHDL與Verilog的比較
標簽： Verilog VHDL 比較
上傳時間： 2015-02-12
上傳用戶：hopy
蟲蟲下載站版權所有 京ICP備2021023401號-1
