Verilog-RISC CPU 代碼 實現了簡單的RISC cpu，可供初學者參考，學習硬件描述語言，及設計方法。該程序通過了modelsim仿真驗證。 北航
標簽： Verilog-RISC RISC CPU cpu
上傳時間： 2016-12-25
上傳用戶：han_zh
一款在儀表和總線行業應用廣泛的芯片 有D/A變換和I/V變換的芯片 該芯片應用非常方便和穩定
標簽： 芯片 變換 儀表 總線
上傳時間： 2016-12-26
上傳用戶：onewq
在原來基礎上新添加了對ST、V、I、C卡的處理，并給出了怎樣使一臺機頂盒支持 多種智能卡的偽代碼！
標簽：
上傳用戶：Divine
dvb ca 移植接口代碼及文檔說明。有對ST、V、I、C卡的處理說明，并給出了怎樣使一臺機頂盒支持多種智能卡的偽代碼！
標簽： dvb ca 移植 接口
上傳用戶：jqy_china
FPGA程序的top.v文件，主要實現DDS信號發生器功能，通過定時器，可簡單實現輸出幅值無極跳變
標簽： FPGA top 程序
上傳時間： 2013-11-26
上傳用戶：曹云鵬
三星的 S3C44B0X 16/32 位 RISC 處理器被設計來為手持設備等提供一個低成本高性能的方案。
標簽： S3C44B0X RISC 16 32
上傳時間： 2016-12-31
上傳用戶：helmos
嵌入式risc處理器源碼，包含設計文檔，原理圖，testbench，及外圍接口，使用verilog實現。
標簽： risc 嵌入式 處理器 源碼
上傳時間： 2014-12-03
上傳用戶：三人用菜
wz_jsgraphics.js v. 2.3 div畫圖類，包括很多div的應用。
標簽： v. wz_jsgraphics 2.3 div
上傳時間： 2013-12-09
上傳用戶：225588
IIR code. IEEE STD 1364-1995 Verilog file: iir_par.v.
標簽： Verilog iir_par IEEE 1364
上傳時間： 2013-12-23
上傳用戶：xiaoxiang
32 risc cpu的參考設計，內涵完整的testbench
標簽： risc cpu 32 參考設計
上傳時間： 2017-01-14
上傳用戶：520
蟲蟲下載站版權所有 京ICP備2021023401號-1
