<strike id="e80c8"></strike>
<button id="e80c8"></button> 想做一個(gè)合格的ic工程師么？這個(gè)文檔告訴你怎樣寫高質(zhì)量的rtl代碼。這是synopsys注冊用戶才可下載的文檔
上傳時(shí)間： 2016-03-31
上傳用戶：水中浮云
a demo script of "carry lookahead adder" for synopsys design compiler
標(biāo)簽： lookahead compiler synopsys script
上傳時(shí)間： 2016-07-22
上傳用戶：ZJX5201314
synopsys的DesignWare庫中采用的brentkung高速加法器Verilog源代碼生成,附相關(guān)文檔
標(biāo)簽： DesignWare brentkung synopsys Verilog
上傳時(shí)間： 2016-08-15
上傳用戶：cccole0605
VMM 文檔加源碼, synopsys公司很好的驗(yàn)證資料
上傳時(shí)間： 2016-11-11
上傳用戶：ippler8
MCU_8051的synopsys，到現(xiàn)在，我還沒有用過
上傳時(shí)間： 2013-12-25
上傳用戶：weixiao99
synopsys 公司的DW8051源代碼，用verilog編寫的，代碼很完整，可以仿真，對采用8051核做嵌入式的人很有幫助
標(biāo)簽： synopsys 8051 DW 源代碼
上傳時(shí)間： 2014-01-16
上傳用戶：zl5712176
VCS-verilog compiled simulator是synopsys公司的產(chǎn)品.其仿真速度相當(dāng)快,而且支持多種調(diào)用方式.該文檔是一個(gè)不錯(cuò)的使用指南.
標(biāo)簽： VCS-verilog simulator compiled synopsys
上傳時(shí)間： 2014-11-17
上傳用戶：lili123
synopsys的專家寫的有關(guān)用systerverilog語言如何驗(yàn)證rtl代碼
標(biāo)簽： systerverilog synopsys rtl 家
上傳時(shí)間： 2017-03-06
上傳用戶：lps11188
synopsys公司的專家講解如何用systemverilog寫testbence來驗(yàn)證rtl代碼
標(biāo)簽： systemverilog testbence synopsys rtl
上傳時(shí)間： 2014-01-02
上傳用戶：410805624
Advanced ASIC Chip Synthesis Using synopsys Design Compiler. This second edition of this book describes the advanced concepts and techniques used towards ASIC chip synthesis, physical synthesis, formal verification and static timing analysis, using the synopsys suite of tools.
標(biāo)簽： Synthesis Advanced synopsys Compiler
上傳時(shí)間： 2017-04-04
上傳用戶：lanwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="sua80"></strike>
<strike id="sua80"></strike>