E1與V.35標(biāo)準(zhǔn)說明及E1與V.35信號轉(zhuǎn)換的實(shí)現(xiàn)方法。
標(biāo)簽： 35 標(biāo)準(zhǔn) 信號轉(zhuǎn)換 實(shí)現(xiàn)方法
上傳時間： 2015-03-12
上傳用戶：陽光少年2016
Computer Architecture Handbook on Verilog HDL
標(biāo)簽： Architecture Computer Handbook Verilog
上傳時間： 2015-03-15
上傳用戶：www240697738
校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法 按v求最短路徑 按s求信息； 按q退出； 地圖在map圖像文件里
標(biāo)簽： map 算法 數(shù)據(jù)結(jié)構(gòu) 地圖
上傳時間： 2014-01-09
上傳用戶：hzy5825468
課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個數(shù)字頻率計(jì)，具體設(shè)計(jì)要求如下： 測量頻率范圍： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系統(tǒng)外部時鐘： 1024Hz 測量波形： 方波 Vp-p ＝ 3～5 V 硬件設(shè)備：Altera Flex10K10 五位數(shù)碼管 LED發(fā)光二極管 編程語言：Verilog HDL / VHDL
標(biāo)簽： FPGA 數(shù)字頻率計(jì)
上傳時間： 2013-12-21
上傳用戶：1583060504
(1)輸入E條弧<j,k>,建立AOE-網(wǎng)的存儲結(jié)構(gòu) (2)從源點(diǎn)v出發(fā),令ve[0]=0,按拓?fù)渑判蚯笃溆喔黜?xiàng)頂點(diǎn)的最早發(fā)生時間ve[i](1<=i<=n-1).如果得到的拓樸有序序列中頂點(diǎn)個數(shù)小于網(wǎng)中頂點(diǎn)數(shù)n,則說明網(wǎng)中存在環(huán),不能求關(guān)鍵路徑,算法終止 否則執(zhí)行步驟(3)(3)從匯點(diǎn)v出發(fā),令vl[n-1]=ve[n-1],按逆拓樸排序求其余各頂點(diǎn)的最遲發(fā)生時間vl[i](n-2>=i>=2). (4)根據(jù)各頂點(diǎn)的ve和vl值,求每條弧s的最早發(fā)生時間e(s)和最遲開始時間l(s).若某條弧滿足條件e(s)=l(s),則為關(guān)鍵活動.
上傳時間： 2014-11-28
上傳用戶：fredguo
校園導(dǎo)游圖算法--數(shù)據(jù)結(jié)構(gòu)中有關(guān)圖的算法按v求最短路徑按s求信息；按q退出；地圖在map圖像文件里
標(biāo)簽： map 算法 數(shù)據(jù)結(jié)構(gòu) 地圖
上傳時間： 2013-12-17
上傳用戶：onewq
AFD - Advanced Filter Design using MATLABMiroslav D. Lutovac, Dejan V. Tosicversion 1.00 released 15 October 1999This program is freeware.Unpack with path names, for exampleDOS: pkunzip -d afdunix: unzip -L afdAfter unpacking afd.zip, and run MATLAB,change directory to afdfrom the MATLAB command window.Execute demoafd to quickly scan the AFD operation.
標(biāo)簽： D. V. MATLABMiroslav Tosicversion
上傳時間： 2015-03-21
上傳用戶：er1219
JspShop網(wǎng)絡(luò)購物系統(tǒng)v 1.0 版權(quán)所有：www.jshshop.cn 程序開發(fā)：ckstudio --------------------------------------------------------Jsp網(wǎng)絡(luò)購物系統(tǒng)版權(quán)聲明免費(fèi)版開發(fā)語言:jsp+access(不支持resin服務(wù)器)
標(biāo)簽： ckstudio JspShop jshshop 1.0
上傳時間： 2015-03-23
上傳用戶：上善若水
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章
上傳時間： 2013-12-12
上傳用戶：rocketrevenge
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章
上傳時間： 2013-12-09
上傳用戶：cuiyashuo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
