crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module.
標簽： crc_table reset seed for
上傳時間： 2014-01-09
上傳用戶：181992417
Verilog HDl代碼，學習一顆看一下
標簽： Verilog HDl 代碼
上傳時間： 2014-01-15
上傳用戶：我干你啊
包含了四位計數器等基本數字模塊的的verilog HDL程序代碼,該功能實現,可以直接利用DC進行綜合,得到硬件電路,亦能夠轉換成VHDL語言進行綜合
標簽： verilog VHDL HDL 計數器
上傳時間： 2013-12-19
上傳用戶：hopy
本程序（狀態機）使用Verilog HDL語言編寫，并通過QuestaSim仿真。
標簽： Verilog HDL 程序 狀態
上傳時間： 2013-12-26
上傳用戶：894898248
數字計算機的設計coric,利用 verilog實現,格式為.v格式.詳細見文件注釋
標簽： verilog coric 數字 計算機
上傳時間： 2013-12-20
上傳用戶：dongqiangqiang
本程序是對V-BLAST系統及其檢測算法的仿真，可采用BPSK,QPSK,16QAM,64QAM調制。檢測算法為ML，MMSE,ZF,以及采用迫零的連續干擾消除檢測算法。
標簽： V-BLAST 程序 檢測算法 仿真
上傳時間： 2016-08-04
上傳用戶：ainimao
數字集成電路設計入門 --從HDL到版圖 于敦山 北大微電子學系 Verilog完整課件，是學習verilog HDL的很好的參考資料。
標簽： Verilog HDL 數字集成 微電子學
上傳時間： 2013-12-23
上傳用戶：戀天使569
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示
標簽： Verilog-HDL 9.4 硬件電路 測量
上傳時間： 2013-12-27
上傳用戶：wangchong
自己編寫的一個verilog HDL小程序，實現基本的task調用function的功能，對初學者有用。在xilinx的ISE仿真調試通過
標簽： verilog HDL 編寫 程序
上傳用戶：秦莞爾w
色彩空間轉換Hdl代碼,效率較高,門級優化極佳.面積小.
標簽： Hdl 色彩 代碼 效率
上傳時間： 2014-10-28
上傳用戶：wendy15
蟲蟲下載站版權所有 京ICP備2021023401號-1
