亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 永吉县| 松溪县| 河西区| 湖州市| 丰镇市| 通辽市| 日喀则市| 民勤县| 故城县| 台湾省| 北流市| 平武县| 南陵县| 珲春市| 维西| 富锦市| 乐至县| 贵溪市| 吴旗县| 宝坻区| 五峰| 洪泽县| 新郑市| 井研县| 沅江市| 吉木萨尔县| 长武县| 达州市| 鄂托克旗| 南投县| 莱阳市| 罗江县| 花莲县| 雷州市| 闽清县| 宜川县| 彝良县| 井冈山市| 屯昌县| 垫江县| 安阳市|