亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 靖西县| 碌曲县| 开远市| 武山县| 南郑县| 玉山县| 南宫市| 惠东县| 珲春市| 千阳县| 通山县| 凤山市| 大悟县| 富民县| 上思县| 上饶县| 湟中县| 环江| 建昌县| 定南县| 民和| 搜索| 永兴县| 五大连池市| 四会市| 广宁县| 石景山区| 崇义县| 凤阳县| 大埔县| 枞阳县| 长武县| 大庆市| 安溪县| 澄城县| 北安市| 上林县| 色达县| 浮梁县| 垫江县| 揭东县|