亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 周至县| 正镶白旗| 舒城县| 通州市| 渭源县| 肇源县| 乡宁县| 织金县| 阿图什市| 林芝县| 抚松县| 鄂伦春自治旗| 湟源县| 贵港市| 南阳市| 峨山| 上饶县| 故城县| 石阡县| 原平市| 徐州市| 黔西县| 乌鲁木齐市| 太白县| 叶城县| 原平市| 额敏县| 东乡| 墨脱县| 黑山县| 璧山县| 尼木县| 南京市| 甘孜县| 安西县| 东辽县| 犍为县| 塘沽区| 衡东县| 昌都县| 邵阳县|