亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

vERILOG

vERILOGHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。vERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 舟山市| 西畴县| 澳门| 五原县| 察雅县| 个旧市| 基隆市| 黄大仙区| 安仁县| 介休市| 望江县| 鹤峰县| 额济纳旗| 方正县| 泗水县| 兴文县| 安岳县| 精河县| 吉林省| 济宁市| 安阳市| 辽阳县| 连南| 隆回县| 金溪县| 富蕴县| 翼城县| 曲水县| 高平市| 泰兴市| 台安县| 金乡县| 沂南县| 五河县| 乌拉特前旗| 德钦县| 莱西市| 科技| 交城县| 浑源县| 呼伦贝尔市|