用vERILOG編寫在FLEX10K上實現的簡易CPU
標簽： vERILOG FLEX 10K CPU
上傳時間： 2015-03-09
上傳用戶：vodssv
vERILOG編寫的32位浮點加法器
標簽： vERILOG 編寫 浮點 加法器
上傳用戶：372825274
vERILOG編寫的全功能串口
標簽： vERILOG 編寫 串口
上傳時間： 2014-02-11
上傳用戶：Breathe0125
vERILOG編寫的計算百分比模塊
標簽： vERILOG 編寫 分 模塊
上傳時間： 2013-12-17
上傳用戶：wang0123456789
vERILOG編寫的流水線模塊
標簽： vERILOG 編寫 流水線 模塊
上傳用戶：杜瑩12345
vERILOG編寫的alu模塊
標簽： vERILOG alu 編寫 模塊
上傳用戶：qb1993225
vERILOG，4、5分頻器，5分頻器占空比3：2
標簽： vERILOG
上傳時間： 2015-03-12
上傳用戶：wanghui2438
主要完成數字電視前端信號處理和緩沖作用的vERILOG源代碼，可以直接使用
標簽： vERILOG 數字電視 信號處理 源代碼
上傳時間： 2013-12-18
上傳用戶：woshiayin
包含UART口的vERILOG源程序，該程序在FPGA上驗證通過，可作為芯片設計，或FPGA設計的一個完整IP核，硬件設計的兄弟們可參考一下。
標簽： vERILOG UART 源程序
上傳時間： 2015-03-14
上傳用戶：VRMMO
這是一段控制1394芯片的cpld的vERILOG程序,可以參考,在實際項目中已經采用.
標簽： vERILOG 1394 cpld 控制
上傳用戶：ztj182002
蟲蟲下載站版權所有 京ICP備2021023401號-1
