日韩一区网站,波多野结衣一区,91精品国产高清自在线看超

verilog HDL代碼書寫規范

j2me的PushRegister代碼,用來從服務器端來向客戶端發送信息

j2me的PushRegister代碼,用來從服務器端來向客戶端發送信息

標簽： PushRegister j2me

上傳時間： 2014-01-19

上傳用戶：plsee
Verilog HDL是一種硬件描述語言

Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模，想學習的這個資料對你有用。

標簽： Verilog HDL 硬件描述語言

上傳時間： 2015-09-02

上傳用戶：zhaoq123
Verilog HDL硬件描述語言

Verilog HDL硬件描述語言，徐振林編著。pdf格式。

標簽： Verilog HDL 硬件描述語言

上傳時間： 2014-12-04

上傳用戶：tianyi223
verilog HDL 編寫的PWM

verilog HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

標簽： verilog HDL PWM 編寫

上傳時間： 2015-09-05

上傳用戶：gdgzhym
Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型

Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數據流模型化.PDF 08行為建模.PDF 09結構建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF

標簽： HDL Verilog 模型

上傳時間： 2013-12-28

上傳用戶：Andy123456
王金明的Verilog HDL程序集合

王金明的Verilog HDL程序集合，包含各個常用的程序

標簽： Verilog HDL 程序

上傳時間： 2013-11-26

上傳用戶：星仔
基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器　　9.1.1 由系統功能描述時序關系　　9.1.2 流程圖的設計　　9.1.3 系統功能描述　　

基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器　　9.1.1 由系統功能描述時序關系　　9.1.2 流程圖的設計　　9.1.3 系統功能描述　　9.1.4 邏輯框圖　　9.1.5 延時模塊的詳細描述及仿真　　9.1.6 功能模塊Verilog-HDL描述的模塊化方法　　9.1.7 輸入檢測模塊的詳細描述及仿真　　9.1.8 計數模塊的詳細描述　　9.1.9 可編程單脈沖發生器的系統仿真　　9.1.10 可編程單脈沖發生器的硬件實現　　9.1.11 關于電路設計中常用的幾個有關名詞

標簽： Verilog-HDL 9.1 功能描述

上傳時間： 2015-09-16

上傳用戶：chfanjiang
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器　　9.2.1 LCD顯示單元的工作原理　　9.2.2 顯示邏輯設計的思路與流程　　9.

基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器　　9.2.1 LCD顯示單元的工作原理　　9.2.2 顯示邏輯設計的思路與流程　　9.2.3 LCD顯示單元的硬件實現　　9.2.4 可編程單脈沖數據的BCD碼化　　9.2.5 task的使用方法　　9.2.6 for循環語句的使用方法　　9.2.7 二進制數轉換BCD碼的硬件實現　　9.2.8 可編程單脈沖發生器與顯示單元的接口　　9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現　　9.2.10 編譯指令-"文件包含"處理的使用方法

標簽： Verilog-HDL LCD 9.2 顯示單元

上傳時間： 2014-06-23

上傳用戶：xc216
基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示　　9.3.1 脈沖計數器的工作原理　　9.3.2 計數模塊的設計與實現　　9.3.3 parameter的使用

基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示　　9.3.1 脈沖計數器的工作原理　　9.3.2 計數模塊的設計與實現　　9.3.3 parameter的使用方法　　9.3.4 repeat循環語句的使用方法　　9.3.5 系統函數$random的使用方法　　9.3.6 脈沖計數器的Verilog-HDL描述　　9.3.7 特定脈沖序列的發生　　9.3.8 脈沖計數器的硬件實現

標簽： Verilog-HDL parameter 9.3 硬件電路

上傳時間： 2013-12-14

上傳用戶：jeffery
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示　　9.4.1 脈沖頻率的測量原理　　9.4.2 頻率計的工作原理　　9.4.3 頻率測量模塊的設計與實現

基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示　　9.4.1 脈沖頻率的測量原理　　9.4.2 頻率計的工作原理　　9.4.3 頻率測量模塊的設計與實現　　9.4.4 while循環語句的使用方法　　9.4.5 門控信號發生模塊的設計與實現　　9.4.6 頻率計的Verilog-HDL描述　　9.4.7 頻率計的硬件實現

標簽： Verilog-HDL 9.4 脈沖頻率

上傳時間： 2013-12-01

上傳用戶：frank1234

主站蜘蛛池模板：罗江县| 沅陵县| 阿勒泰市| 白城市| 邵阳县| 揭西县| 海城市| 庆云县| 平乡县| 大新县| 且末县| 莱阳市| 中方县| 蒲城县| 漳平市| 五峰| 蕉岭县| 舞钢市| 基隆市| 和静县| 钟山县| 汤阴县| 宜都市| 沈阳市| 秭归县| 都安| 安达市| 浦县| 泉州市| 亳州市| 上高县| 胶南市| 繁峙县| 双城市| 定远县| 凭祥市| 泾源县| 南投县| 桐城市| 大名县| 舞钢市|