本文詳細介紹了制作電路板的方法及步驟. 實驗板的功能 這個實驗板可以做如下實驗： 1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗 2．可以進行觸發器、寄存器、計數器和一般時序電路的實驗 3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數字系統的實驗 4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗
標簽： 實驗板 實驗 詳細介紹 電路板
上傳時間： 2015-10-02
上傳用戶：colinal
經典工具《CMOS組合電路》的電子書，物超所值
標簽： CMOS 組合電路 電子書
上傳時間： 2013-12-23
上傳用戶：zhuyibin
基于fpga和sopc的用VHDL語言編寫的EDA組合電路的設計
標簽： fpga VHDL sopc EDA
上傳時間： 2016-02-04
上傳用戶：wangchong
7段數碼是純組合電路，通常的小規模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數字系統中的數據處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數的譯碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實現。本項實驗很容易實現這一目的。例6-1作為7段BCD碼譯碼器的設計，輸出信號LED7S的7位分別接如圖6-1數碼管的7個段，高位在左，低位在右。例如當LED7S輸出為 "1101101" 時，數碼管的7個段：g、f、e、d、c、b、a分別接1、1、0、1、1、0、1，接有高電平的段發亮，于是數碼管顯示“5”。
標簽： 數碼 組合電路
上傳時間： 2014-01-08
上傳用戶：wff
組合電路的設計8位加法器設計(ADD8.vhd)
標簽： ADD vhd 組合電路 8位
上傳時間： 2016-10-13
上傳用戶：gonuiln
7段數碼顯示譯碼器設計7段數碼是純組合電路，通常的小規模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數字系統中的數據處理和運算都是二進制的，所以輸出表達都是十六進制的，為了滿足十六進制數的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現。例子作為七段譯碼器，輸出信號LED7S的7位分別接數碼管的7個段，高位在左，低位在右。例如當LED7S輸出為“1101101”時，數碼管的7個段g、f、e、d、c、b、a分別接1、1、0、1、1、0、1；接有高電平的段發亮，于是數碼管顯示“5”。
標簽： 數碼顯示 數碼 譯碼器 組合電路
上傳時間： 2014-01-26
上傳用戶：1427796291
組合電路測試中的D算法論文2，便于大家習D算法相關的內容!
標簽： 組合電路 測試 算法 論文
上傳時間： 2013-12-19
上傳用戶：1159797854
利用門延時特性處理組合電路的測試問題,對FPGA的編程有用
標簽： FPGA 延時 組合電路 測試
上傳時間： 2013-12-18
上傳用戶：D&L37
書名:數字邏輯電路的ASIC設計/實用電子電路設計叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學出版社 原價：30.00 出版日期：2004-9-1 ISBN：9787030133960 字數：348000 頁數：293 印次： 版次：1 紙張：膠版紙 開本： 商品標識：8901735 編輯推薦 -------------------------------------------------------------------------------- 內容提要 -------------------------------------------------------------------------------- 本書是“實用電子電路設計叢書”之一。本書以實現高速高可靠性的數字系統設計為目標，以完全同步式電路為基礎，從技術實現的角度介紹ASIC邏輯電路設計技術。內容包括：邏輯門電路、邏輯壓縮、組合電路、Johnson計數器、定序器設計及應用等，并介紹了實現最佳設計的各種工程設計方法。 本書可供信息工程、電子工程、微電子技術、計算技術、控制工程等領域的高等院校師生及工程技術人員、研制開發人員學習參考。 目錄 -------------------------------------------------------------------------------- 第1章 ASIC=同步式設計=更高可靠性設計方法的實現 1.1 面向高性能系統的設計 1.2 同步電路的不足 1.3 同步電路設計 1.4 ASIC機能設計方法有待思考的地方 第2章 邏輯門電路詳解 2.1 邏輯門電路的最基本的知識 2.2 加法電路及其構成方法 2.3 其他輸入信號為３位的邏輯單元 2.4 復合邏輯門電路的調整 第3章 邏輯壓縮與奎恩·麥克拉斯基法 3.1 除去玻色項的方法 3.2 奎恩·麥克拉斯基法 第4章 組合電路設計 4.1 選擇器、解碼器、編碼器 4.2 比較和運算電路的設計 第5章 計數器電路的設計 5.1 計數器設計的基礎 5.2 各種各樣的計數器設計 5.3 LFSR(M系列發生器)的設計 第6章 江遜計數器 6.1 設計高可靠性的江遜計數器 6.2 沖刷順序的組成 第7章 定序器設計 7.1 定序器電路設計的基礎知識 7.2 把江遜計數器制作成狀態機 7.3 一比特熱位狀態機與江遜狀態機 7.4 跳躍動作的設計 第8章 定序器的高可靠化技術 8.1 高可靠性定序器概述 8.2 關注高可靠性江遜狀態機 第9章 定序器的應用設計 9.1 軟件處理與硬件處理 9.2 自動扶梯的設計 9.3 信號機的設計 9.4 數碼存錢箱的設計 9.5 數字鎖相環的設計 第10章 實現最佳設計的方法 10.1 如何杜絕運行錯誤的產生 10.2 16位乘法器的電路整定 10.3 冒泡分類器（bubble sorter）的電路設定 參考文獻
標簽： ASIC 數字邏輯電路
上傳時間： 2013-06-15
上傳用戶：龍飛艇
本文詳細介紹了制作電路板的方法及步驟.\r\n實驗板的功能\r\n這個實驗板可以做如下實驗：\r\n1．可以進行運算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實驗\r\n2．可以進行觸發器、寄存器、計數器和一般時序電路的實驗\r\n3．可以進行頻率計電路、時鐘電路、計時電路、交通燈等復雜數字系統的實驗\r\n4．加擴展板可以進行A/D、D/A、串行E2ROM和8031單片機等方面的實驗\r\n
標簽： CPLD 電路 實驗板
上傳時間： 2013-09-01
上傳用戶：吾學吾舞
蟲蟲下載站版權所有 京ICP備2021023401號-1
