相 關 資 源

• 三相不平衡時的PWM整流器鎖相環設計.pdf免費下載

  資源簡介：鎖相技術相關專輯 38冊 209M三相不平衡時的PWM整流器鎖相環設計.pdf

  標簽：

  上傳時間： 2014-05-05

  上傳用戶：時代將軍

• 基于FPGA的全數字鎖相環設計免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-08-13

  上傳用戶：fqscfqj

• 一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計免費下載

  資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計

  標簽： 全數字 鎖相環

  上傳時間： 2013-12-24

  上傳用戶：stampede

• 用于時鐘恢復的全數字鎖相環設計免費下載

  資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。

  標簽： 時鐘恢復 全數字 鎖相環

  上傳時間： 2016-05-23

  上傳用戶：stewart·

• 基于FPGA的全數字鎖相環設計,內有設計過程和設計思想免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環 過程

  上傳時間： 2017-02-11

  上傳用戶：evil

• 基于LabVIEW FPGA的三相鎖相環設計與實現免費下載

  資源簡介：基于LabVIEWFPGA的三相鎖相環設計與實現摘要：針對傳統 ＦＰＧＡ 模式開發的鎖相環在實時人機交互方面的不足，設 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術的三相鎖相環；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...

  標簽： labview fpga

  上傳時間： 2022-02-18

  上傳用戶：XuVshu

• 應用于十萬門FPGA的全數字鎖相環設計免費下載

  資源簡介：在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素?，F在，解決時鐘延時...

  標簽： FPGA 應用于 全數字 鎖相環

  上傳時間： 2013-07-06

  上傳用戶：LouieWu

• 頻率合成技術是現代通信的重要組成部分,它是將一個高穩定度和高準確度的基準頻率經過四則運算,產生同樣穩定度和準確度的任意頻率。隨著大規模集成電路的發展,利用鎖相環頻率合成技術研制出了很多頻率合成集成電路免費下載

  資源簡介：頻率合成技術是現代通信的重要組成部分,它是將一個高穩定度和高準確度的基準頻率經過四則運算,產生同樣穩定度和準確度的任意頻率。隨著大規模集成電路的發展,利用鎖相環頻率合成技術研制出了很多頻率合成集成電路。其中,以摩托羅拉公司的MC14515x－2系列較為...

  標簽： 頻率合成技術 頻率 集成電路 現代通信

  上傳時間： 2017-04-27

  上傳用戶：mhp0114

• 頻率合成技術是現代通信的重要組成部分,它是將一個高穩定度和高準確度的基準頻率經過四則運算,產生同樣穩定度和準確度的任意頻率。隨著大規模集成電路的發展,利用鎖相環頻率合成技術研制出了很多頻率合成集成電路免費下載

  資源簡介：頻率合成技術是現代通信的重要組成部分,它是將一個高穩定度和高準確度的基準頻率經過四則運算,產生同樣穩定度和準確度的任意頻率。隨著大規模集成電路的發展,利用鎖相環頻率合成技術研制出了很多頻率合成集成電路。其中,以摩托羅拉公司的MC14515x－2系列較為...

  標簽： 頻率合成技術 頻率 集成電路 現代通信

  上傳時間： 2014-01-12

  上傳用戶：xiaoxiang

• 基于FPGA的全數字鎖相環的設計免費下載

  資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數?；旌想娐罚诠に嚿吓c系統芯片中的數字電路存在兼容問題。因此設計一...

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-06-09

  上傳用戶：mosliu

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。免費下載

  資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。

  標簽： VHDL 比較 全數字 分

  上傳時間： 2013-12-24

  上傳用戶：362279997

• 用數值計算方法研究三階鎖相環的非線性性能及其改善途徑.建立具有正弦鑒相特性的三階鎖相 環的動態非線性微分方程 ,通過編制數值解程序 ,求出不同條件下的相軌跡和時間響應圖 ,分析了電路參數和初 始條免費下載

  資源簡介：用數值計算方法研究三階鎖相環的非線性性能及其改善途徑.建立具有正弦鑒相特性的三階鎖相 環的動態非線性微分方程 ,通過編制數值解程序 ,求出不同條件下的相軌跡和時間響應圖 ,分析了電路參數和初 始條件對三階鎖相環非線性性能的影響 ,并提出改善非線性性...

  標簽： 非線性 數值計算 性能 動態

  上傳時間： 2014-01-08

  上傳用戶：banyou

• 一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章免費下載

  資源簡介：一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章

  標簽： 數字鎖相環

  上傳時間： 2014-01-04

  上傳用戶：hasan2015

• 基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !免費下載

  資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !

  標簽： VHDL hehe 全數字 鎖相環

  上傳時間： 2015-12-18

  上傳用戶：hgy9473

• easy pll,很好的PLL(鎖相環設計工具)!免費下載

  資源簡介：easy pll,很好的PLL(鎖相環設計工具)!

  標簽： easy PLL pll 鎖相環

  上傳時間： 2014-06-07

  上傳用戶：sunjet

• 鎖相環的基本組成 鎖相環的工作原理 鎖相環的應用免費下載

  資源簡介：鎖相環的基本組成 鎖相環的工作原理 鎖相環的應用

  標簽： 鎖相環 基本組成 工作原理

  上傳時間： 2013-12-08

  上傳用戶：asdfasdfd

• 一個自己編寫的全數字鎖相環及其測試向量免費下載

  資源簡介：一個自己編寫的全數字鎖相環及其測試向量，比較簡單但功能基本達到。

  標簽： 編寫 全數字 測試 向量

  上傳時間： 2013-12-22

  上傳用戶：xinzhch

• 收集的數字鎖相環設計相關文章多篇.主要采用VHDL語言進行設計.免費下載

  資源簡介：收集的數字鎖相環設計相關文章多篇.主要采用VHDL語言進行設計.

  標簽： VHDL 數字鎖相環 語言

  上傳時間： 2014-12-07

  上傳用戶：kytqcool

• 一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計免費下載

  資源簡介：一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計

  標簽： 可編程 全數字 鎖相環

  上傳時間： 2014-02-11

  上傳用戶：xwd2010

• 鎖相環設計的英文電子書免費下載

  資源簡介：鎖相環設計的英文電子書，使用vhdl語言描述。

  標簽： 鎖相環 英文 電子書

  上傳時間： 2013-12-24

  上傳用戶：hopy

• 介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器免費下載

  資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...

  標簽： 環路濾波器 全數字 鎖相環 設計實現

  上傳時間： 2017-08-18

  上傳用戶：love_stanford

• 基于TRAC器件的鎖相環設計研究.rar免費下載

  資源簡介：鎖相技術相關專輯 38冊 209M基于TRAC器件的鎖相環設計研究.rar

  標簽：

  上傳時間： 2014-05-05

  上傳用戶：時代將軍

• 采用用verilog語言編寫的全數字鎖相環的源代碼免費下載

  資源簡介：采用用verilog語言編寫的全數字鎖相環的源代碼，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

  標簽： verilog

  上傳時間： 2022-05-22

  上傳用戶：

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 數字鎖相環設計免費下載

  資源簡介：數字鎖相環設計，深入了解鎖相環設計，對于想要了解鎖相環內部機理的朋友是很有幫助的

  標簽： 數字鎖相環

  上傳時間： 2017-04-08

  上傳用戶：784533221

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• 鎖相環設計與MATLAB仿真免費下載

  資源簡介：該文檔為鎖相環設計與MATLAB仿真簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

  標簽： matlab 仿真

  上傳時間： 2021-10-21

  上傳用戶：zhanglei193

• 鎖相環設計文檔和一個可執行文件免費下載

  資源簡介：鎖相環設計文檔和一個可執行文件

  標簽： 鎖相環 文檔 可執行文件

  上傳時間： 2013-12-05

  上傳用戶：waitingfy