數字鎖相環設計，深入了解鎖相環設計，對于想要了解鎖相環內部機理的朋友是很有幫助的
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2013-08-13
上傳用戶：fqscfqj
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF
上傳時間： 2014-06-09
上傳用戶：daguda
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...
上傳時間： 2013-12-31
上傳用戶：hphh
資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計
上傳時間： 2013-12-24
上傳用戶：stampede
資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。
上傳時間： 2016-05-23
上傳用戶：stewart·
資源簡介：收集的數字鎖相環設計相關文章多篇.主要采用VHDL語言進行設計.
上傳時間： 2014-12-07
上傳用戶：kytqcool
資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想
上傳時間： 2017-02-11
上傳用戶：evil
資源簡介：數字鎖相環設計，深入了解鎖相環設計，對于想要了解鎖相環內部機理的朋友是很有幫助的
上傳時間： 2017-04-08
上傳用戶：784533221
資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF
上傳時間： 2017-07-24
上傳用戶：璇珠官人
資源簡介：在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時...
上傳時間： 2013-07-06
上傳用戶：LouieWu
資源簡介：基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。
上傳時間： 2013-12-24
上傳用戶：362279997
資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間： 2014-01-08
上傳用戶：weiwolkt
資源簡介：一篇簡單易懂的關于數字鎖相環概念原理設計的經典文章
上傳時間： 2014-01-04
上傳用戶：hasan2015
資源簡介：基于VHDL的全數字鎖相環的設計 有關鍵部分的源代碼 hehe !
上傳時間： 2015-12-18
上傳用戶：hgy9473
資源簡介：介紹了數字鎖相環的3種設計方法，并對各自的工作原理做了詳細分析。
上傳時間： 2014-01-20
上傳用戶：二驅蚊器
資源簡介：基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案
上傳時間： 2013-12-25
上傳用戶：dyctj
資源簡介：國外一篇很好的數字鎖相環（PLL）設計文檔（解壓后PLL.pdf），不可不看呦！
上傳時間： 2016-08-10
上傳用戶：dengzb84
資源簡介：該程序實現的功能是數字鎖相環的設計。源代碼可以直接進行仿真試驗◎
上傳時間： 2016-08-12
上傳用戶：璇珠官人
資源簡介：介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。
上傳時間： 2016-08-12
上傳用戶：xiaoyunyun
資源簡介：1、數字鎖相環的單片機代碼。 2、單片機與數字鎖相環MC145152的應用系統的設計與實現。
上傳時間： 2016-11-26
上傳用戶：410805624
資源簡介：使用VHDL語言進行數字鎖相環的設計，pdf格式，可以打開
上傳時間： 2014-11-01
上傳用戶：努力努力再努力
資源簡介：使用VHDL語言進行設計DPLL（數字鎖相環）的相關文件
上傳時間： 2013-12-25
上傳用戶：Miyuki
資源簡介：一種可編程的全數字鎖相環的絲線,可以用來做一個小的課程設計
上傳時間： 2014-02-11
上傳用戶：xwd2010
資源簡介：使用VHDL語言進行的數字鎖相環的設計，里面有相關的文件，可以使用MUX+PLUS打開
上傳時間： 2014-06-29
上傳用戶：lanhuaying
資源簡介：智能 全數字鎖相環的設計
上傳時間： 2013-12-15
上傳用戶：498732662
資源簡介：介紹了一種采用N 先于M 環路濾波器的全數字鎖相環的設計實現。這種全數字鎖 相環采用了N 先于M 環路濾波器，可以達到濾除噪聲干擾的目的。文中講述了這種全數字鎖相環的結構和工作原理，提出了各單元電路的設計和實現方法，并給出了關鍵部件的VHDI 代碼，最...
上傳時間： 2017-08-18
上傳用戶：love_stanford
資源簡介：該文檔為基于DSP Builder的帶寬自適應全數字鎖相環的設計與實現總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-05-01
上傳用戶：
資源簡介：研究了一種利用corid 算法的矢量及旋轉模式對載波同步中相位偏移進行估計并校正的方法.設計并實現了基于corid 算法的數字鎖相環.通過仿真驗證了設計的有效性和高效性.
上傳時間： 2013-11-21
上傳用戶：吾學吾舞
資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。
上傳時間： 2014-01-10
上傳用戶：asddsd
