相 關 資 源

• 32位單精度加法器免費下載

  資源簡介：32位單精度加法器，在嵌入式可能會用的到

  標簽： 加法器

  上傳時間： 2015-12-01

  上傳用戶：mrchenyin

• 32位單精度浮點加法器免費下載

  資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出

  標簽： 精度 浮點 加法器

  上傳時間： 2013-04-24

  上傳用戶：x4587

• 基于VHDL語言的32位單精度的浮點加法器免費下載

  資源簡介：基于VHDL語言的32位單精度的浮點加法器

  標簽： VHDL 語言 精度 浮點

  上傳時間： 2017-09-09

  上傳用戶：manking0408

• 32位并行乘法器的測試文件免費下載

  資源簡介：32位并行乘法器的測試文件，已經經過驗證，可以直接使用

  標簽： 并行 乘法器 測試

  上傳時間： 2014-01-10

  上傳用戶：qilin

• 這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.

  標簽： vhdl 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• 16位高速加法器免費下載

  資源簡介：16位高速加法器，采用verilog語言編寫，已經成功仿真，能夠運行

  標簽： 加法器

  上傳時間： 2013-12-24

  上傳用戶：aix008

• 8位的加法器設計免費下載

  資源簡介：8位的加法器設計，分4個工程完成的，用的是Quartus II軟件。

  標簽： 8位 加法器

  上傳時間： 2014-01-20

  上傳用戶：myworkpost

• veriog實現的128位高速加法器免費下載

  資源簡介：veriog實現的128位高速加法器，fpga實現

  標簽： veriog 128 加法器

  上傳時間： 2013-11-29

  上傳用戶：zhenyushaw

• 在ISE下用verilog開發的16位進位現行加法器免費下載

  資源簡介：在ISE下用verilog開發的16位進位現行加法器

  標簽： verilog ISE 進位 加法器

  上傳時間： 2013-12-17

  上傳用戶：維子哥哥

• 用VHDL寫的一個32位并行乘法器的源代碼免費下載

  資源簡介：用VHDL寫的一個32位并行乘法器的源代碼，已經過驗證，可以直接使用

  標簽： VHDL 并行 乘法器 源代碼

  上傳時間： 2014-01-06

  上傳用戶：hoperingcong

• [VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 64位verilog加法器免費下載

  資源簡介：64位verilog加法器，希望對大家有幫助

  標簽： verilog 加法器

  上傳時間： 2016-05-24

  上傳用戶：zhengjian

• 16位快速加法器verilong實現免費下載

  資源簡介：16位快速加法器verilong實現，很值得一看~

  標簽： verilong 加法器

  上傳時間： 2014-01-01

  上傳用戶：zhouli

• 用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器免費下載

  資源簡介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器

  標簽： VHDL BCD 加法器

  上傳時間： 2016-07-12

  上傳用戶：英雄

• 基于BOOTH的32位快速乘法器的設計源碼免費下載

  資源簡介：基于BOOTH的32位快速乘法器的設計源碼

  標簽： BOOTH 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• 用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容免費下載

  資源簡介：用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容

  標簽： vhdl 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• 32位全加器 在querters II 下面運行成功 仿真 驗證均已成功免費下載

  資源簡介：32位全加器 在querters II 下面運行成功 仿真 驗證均已成功

  標簽： querters II 全加器 仿真

  上傳時間： 2017-05-03

  上傳用戶：cc1915

• 22位流水線加法器免費下載

  資源簡介：22位流水線加法器，altera公司仿真壞境可用。

  標簽： 流水線加法器

  上傳時間： 2013-12-18

  上傳用戶：日光微瀾

• 4位二進制加法器免費下載

  資源簡介：4位二進制加法器，vhdl實現,外帶譯碼器部分，清晰簡潔，可讀性好

  標簽： 二進制 加法器

  上傳時間： 2017-07-03

  上傳用戶：1101055045

• 2位并行加法器初學者必看初步了解FPGA免費下載

  資源簡介：2位并行加法器初學者必看初步了解FPGA

  標簽： FPGA 并行 加法器 初學者

  上傳時間： 2013-11-25

  上傳用戶：天誠24

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 此程序采用VHDL語言免費下載

  資源簡介：此程序采用VHDL語言，完成在32位十六進制加法器的基礎上將輸出進行BCD碼轉換，實現輸出是BCD碼的32位二進制加法器

  標簽： VHDL 程序 語言

  上傳時間： 2016-06-18

  上傳用戶：songnanhua

• 基于選擇進位32位加法器的硬件電路實現免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• 32位加法器組成原理課程設計免費下載

  資源簡介：32位加法器組成原理課程設計，串行進位完成，希望對大家有幫助

  標簽： 加法器

  上傳時間： 2014-01-07

  上傳用戶：refent

• 一個32位元的浮點數加法器免費下載

  資源簡介：一個32位元的浮點數加法器，可將兩IEEE 754格式內的值進行相加

  標簽： 浮點數 加法器

  上傳時間： 2013-12-23

  上傳用戶：四只眼

• 32位元浮點數加法器,用于以VHDL編寫的32位元CPU免費下載

  資源簡介：32位元浮點數加法器,用于以VHDL編寫的32位元CPU

  標簽： VHDL CPU 浮點數 加法器

  上傳時間： 2014-12-19

  上傳用戶：壞天使kk

• 超前進位加法器是通常數字設計所必備的免費下載

  資源簡介：超前進位加法器是通常數字設計所必備的，本程序為32位超前進位加法器

  標簽： 進位 加法器 數字設計

  上傳時間： 2016-11-23

  上傳用戶：fredguo

• 8位加法器和減法器設計實習報告免費下載

  資源簡介：8位加法器和減法器設計實習報告

  標簽： 8位 加法器 減法器 實習報告

  上傳時間： 2013-10-22

  上傳用戶：sjyy1001