16位高速加法器,采用verilog語言編寫,已經成功仿真,能夠運行
資源簡介:16位高速加法器,采用verilog語言編寫,已經成功仿真,能夠運行
上傳時間: 2013-12-24
上傳用戶:aix008
資源簡介:veriog實現的128位高速加法器,fpga實現
上傳時間: 2013-11-29
上傳用戶:zhenyushaw
資源簡介:16位快速加法器verilong實現,很值得一看~
上傳時間: 2014-01-01
上傳用戶:zhouli
資源簡介:本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.
上傳時間: 2013-12-03
上傳用戶:moerwang
資源簡介:在ISE下用verilog開發的16位進位現行加法器
上傳時間: 2013-12-17
上傳用戶:維子哥哥
資源簡介:[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...
上傳時間: 2014-09-06
上傳用戶:han_zh
資源簡介:本文結合研究所科研項目需要,基于16 位高速ADC 芯片LTC2204,設計了一種滿足課題要求的高速度高性能的16 位模數轉換板卡方案。該方案中的輸入電路和時鐘電路采用差分結構,輸出電路采用鎖存器隔離結構,電源電路采用了較好的去耦措施,并且注重了板卡接地設...
上傳時間: 2013-11-10
上傳用戶:cc1
資源簡介:VHDL語言實現的16位快速乘法器
上傳時間: 2013-11-30
上傳用戶:yd19890720
資源簡介:這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.
上傳時間: 2014-01-03
上傳用戶:klin3139
資源簡介:8位的加法器設計,分4個工程完成的,用的是Quartus II軟件。
上傳時間: 2014-01-20
上傳用戶:myworkpost
資源簡介:64位verilog加法器,希望對大家有幫助
上傳時間: 2016-05-24
上傳用戶:zhengjian
資源簡介:用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器
上傳時間: 2016-07-12
上傳用戶:英雄
資源簡介:Synopsys的DesignWare庫中采用的brentkung高速加法器Verilog源代碼生成,附相關文檔
上傳時間: 2016-08-15
上傳用戶:cccole0605
資源簡介:用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容
上傳時間: 2016-10-27
上傳用戶:xg262122
資源簡介:22位流水線加法器,altera公司仿真壞境可用。
上傳時間: 2013-12-18
上傳用戶:日光微瀾
資源簡介:16位高速數字相關器,簡單易學,十分適合初學者使用
上傳時間: 2017-07-01
上傳用戶:xjz632
資源簡介:4位二進制加法器,vhdl實現,外帶譯碼器部分,清晰簡潔,可讀性好
上傳時間: 2017-07-03
上傳用戶:1101055045
資源簡介:2位并行加法器初學者必看初步了解FPGA
上傳時間: 2013-11-25
上傳用戶:天誠24
資源簡介:32位單精度加法器,在嵌入式可能會用的到
上傳時間: 2015-12-01
上傳用戶:mrchenyin
資源簡介:Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序
上傳時間: 2015-05-13
上傳用戶:我們的船長
資源簡介:PCA9625是一款I2C總線控制的16位LED驅動器,主要應用于電流為100mA的紅/綠/藍/琥珀(RGBA)LED亮度和閃爍的控制,每個LED由獨立的8位分辨率(256級)的固定頻率PWM控制器控制輸出。PWM控制器的工作頻率為97kHz,占空比從0%到99.6%可調整,使LED達到所需的亮度...
上傳時間: 2013-10-31
上傳用戶:blans
資源簡介:此程序采用VHDL語言,完成在16位十六進制加法器的基礎上將輸出進行BCD碼轉換,實現輸出是BCD碼的16位二進制加法器
上傳時間: 2016-06-18
上傳用戶:小鵬
資源簡介:11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:16位加法器的流水線計算,verilog代碼,用于FPGA平臺。
上傳時間: 2013-12-18
上傳用戶:維子哥哥
資源簡介:16位加法器,需要的拿去,經仿真試驗成功的
上傳時間: 2016-01-30
上傳用戶:waizhang
資源簡介:高達16位加法器的實現,工作環境在ISE,modesim,該例程較為詳細!
上傳時間: 2014-06-19
上傳用戶:小寶愛考拉
資源簡介:基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊
上傳時間: 2014-01-07
上傳用戶:yyyyyyyyyy
資源簡介:32位單精度浮點加法器。進行用加法運算,仿真輸出
上傳時間: 2013-04-24
上傳用戶:x4587
資源簡介:8位相 加乘法器,具有高速,占用資源較少的優點
上傳時間: 2014-08-06
上傳用戶:zhangjinzj
資源簡介:8位加法器的原代碼,主要內容下載看了就知道
上傳時間: 2013-12-16
上傳用戶:思琦琦