加濕器程序源代碼,4位機,tenx tm8726
資源簡介：加濕器程序源代碼,4位機,tenx tm8726
上傳時間： 2013-12-20
上傳用戶：coeus
資源簡介：這是一個4位機的程序，有keybord,interrupt,display,
上傳時間： 2015-08-13
上傳用戶：z754970244
資源簡介：利用軟件編寫的I2C傳輸界面程序,適用于現有4位機等匯編語言中!
上傳時間： 2013-12-25
上傳用戶：liuchee
資源簡介：D12 USB 驅動程序,加51源理圖,加上位機測試程序,與驅動程序
上傳時間： 2013-12-08
上傳用戶：牧羊人8920
資源簡介：十六進制編輯器程序源代碼，把任意文件可以16進制打開
上傳時間： 2013-12-01
上傳用戶：黑漆漆
資源簡介：OICQ探索器程序源代碼可找出自己的oicq所使用的端口號 可找出在線好友的ip
上傳時間： 2015-10-17
上傳用戶：gxf2016
資源簡介：文件分割器程序源代碼 文件分割器程序源代碼
上傳時間： 2016-04-17
上傳用戶：努力努力再努力
資源簡介：加濕器。功能凈化空氣。成本低。數碼管顯示。
上傳時間： 2016-07-27
上傳用戶：181992417
資源簡介：基于51系列單片機的超聲波測距壁障程序 采用4位共陰數碼管顯示
上傳時間： 2014-01-06
上傳用戶：helmos
資源簡介：一種華邦芯片資料,少見,4位機,功能強大,4位機的FLASH,自己感覺用起來不錯,
上傳時間： 2016-11-15
上傳用戶：xc216
資源簡介：溫度加濕器，單片機課設，期末做的
上傳時間： 2017-02-02
上傳用戶：tonyshao
資源簡介：本程序是4位七段顯示、3x3鍵掃實驗，正確無誤。
上傳時間： 2013-12-27
上傳用戶：luke5347
資源簡介：本程序為集中抄表系統中低壓電力線載波數據采集器程序源代碼
上傳時間： 2014-11-01
上傳用戶：lvzhr
資源簡介：GB 4706.48-2009 家用和類似用途電器的安全 加濕器的特殊要求
上傳時間： 2020-05-30
上傳用戶：下壹站興福
資源簡介：網絡通信中的MII接口 通常將4位nibble數據送出，此程序將4位數據組合成8位數據并行輸出（8比特==1個字節）。。完全可用 同時包含84轉換
上傳時間： 2017-07-04
上傳用戶：ztj182002
資源簡介：數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼
上傳時間： 2014-01-06
上傳用戶：許小華
資源簡介：4位八段數碼管的十進制加計數仿真實驗，程序采用匯編語言編寫。此程序在仿真軟件上與EDN-51實驗板上均通過。仿真圖中的數碼管位驅動采用74HC04，如按EDN-51板上用想同的PNP三極管驅動在仿真軟件上則無法正常顯示。程序共分5塊，STAR0為數據初始化，STAR2為計...
上傳時間： 2013-10-11
上傳用戶：sssl
資源簡介：4位全加器原碼，包括仿真碼和4位計數器碼。
上傳時間： 2015-09-25
上傳用戶：a673761058
資源簡介：這是一個C51的時鐘程序源代碼.程序用P0口輸出段碼,P1口輸出位碼,四位顯示,用PC機校時.
上傳時間： 2013-12-19
上傳用戶：haoxiyizhong
資源簡介：4位乘法器,4位除法器 8位數據鎖存器,8位相等比較器,帶同步復位的狀態 機,元件例化與層次設計,最高優先級編碼器
上傳時間： 2014-12-07
上傳用戶：pompey
資源簡介：用VHDL設計一個4位二進制并行半加器，要求將被加數、加數和加法運算和用動態掃描的方式共陰數碼管一同時顯示出
上傳時間： 2014-11-24
上傳用戶：haohaoxuexi
資源簡介：知識要點：理解熟悉散轉結構的程序 運行結果：按P3.2 或3.3(低4 位的任意一個鍵盤)第一位數碼管加1 直到9 循環 開始顯示0把P3 送OFH,判斷有沒有按鍵,沒有則反復循環,有按R0 加1,如到10 那么則清除, 最后根據R0 的值散轉.
上傳時間： 2015-11-07
上傳用戶：從此走出陰霾
資源簡介：430源代碼 調試程序 框架程序 異步串行通信程序（點對點通信） 異步串行通信程序（地址位模式多機通信） 異步串行通信程序（空閑模式多機通信） 定時中斷程序
上傳時間： 2014-01-17
上傳用戶：zhengjian
資源簡介：注冊機源代碼: 這是一個完整的基于Wince 4.1圖形圖象,網絡通訊(C/S)模式下的商用程序源代碼包.
上傳時間： 2013-12-19
上傳用戶：lwwhust
資源簡介：4位數值比較器MC14585B.能夠將兩個輸入信號比較的各種情況送到輸出端口上.本程序基于VHDL語言,開發環境是MAXPLUS2
上傳時間： 2016-03-09
上傳用戶：363186
資源簡介：三位全加器的源代碼，和測試代碼，用Verilog HDL實現的！
上傳時間： 2013-12-22
上傳用戶：erkuizhang
資源簡介：這是一個4位全加器，用一個1位半價做的一位全加，然后做成的四位半加。
上傳時間： 2016-04-30
上傳用戶：上善若水
資源簡介：用VHDL語言采用串行方法實現用1位全加器實現4位全加器
上傳時間： 2016-05-27
上傳用戶：hongmo
資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。
上傳時間： 2014-11-29
上傳用戶：270189020
資源簡介：8*8乘法器及其測試：采用booth編碼的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在這里主要起了兩個作用：第一個是在求部分積單元時，當編碼為3x時用來輸出部分積；另外一個是在將部分積加起來時，求3到6位時所用到。 2． ultiplier_quick_add_5...
上傳時間： 2016-07-12
上傳用戶：zhaiye
