簡(jiǎn)易數(shù)字頻率計(jì)，VB和51單片機(jī)上下位機(jī)通信
資源簡(jiǎn)介：單片機(jī)C語(yǔ)言簡(jiǎn)易數(shù)字頻率計(jì)課程設(shè)計(jì)
上傳時(shí)間： 2014-12-25
上傳用戶：q986086481
資源簡(jiǎn)介：基于FPGA簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：葉夜alex
資源簡(jiǎn)介：基于FPGA簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：源碼3
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)，數(shù)碼管顯示，VHDL語(yǔ)言
上傳時(shí)間： 2013-12-12
上傳用戶：Thuan
資源簡(jiǎn)介：這是簡(jiǎn)易數(shù)字頻率計(jì)題解的幻燈片，希望對(duì)大家有用。
上傳時(shí)間： 2015-10-30
上傳用戶：nairui21
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)，用Verilog HDL編寫的，基于Quartus II實(shí)現(xiàn)，結(jié)構(gòu)清晰，功能較為全面，能滿足簡(jiǎn)單的頻率測(cè)量要求
上傳時(shí)間： 2013-12-08
上傳用戶：15071087253
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個(gè)功能模塊組合起來(lái)。最后作整體仿真、...
上傳時(shí)間： 2016-03-20
上傳用戶：qq521
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)題解.（ 1997年 B 題 ） 編寫與講解人:田良(東南大學(xué)無(wú)線電系,2003年3月12日) 一）任務(wù) 設(shè)計(jì)并制作一臺(tái)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。 （二）要求 1.基本要求 (1)頻率測(cè)量 a.測(cè)量范圍 信號(hào)：方波、正弦波 幅度：0.5V～5V[注] 頻率：1Hz...
上傳時(shí)間： 2013-12-26
上傳用戶：xg262122
資源簡(jiǎn)介：基于VHDL的簡(jiǎn)易數(shù)字頻率計(jì)，具體功能不清楚請(qǐng)大家驗(yàn)證！
上傳時(shí)間： 2014-11-30
上傳用戶：6546544
資源簡(jiǎn)介：以CPLD器件EPM7128SLC84-15為核心實(shí)現(xiàn)的簡(jiǎn)易數(shù)字頻率計(jì)，采用在一定時(shí)間內(nèi)對(duì)數(shù)字脈沖計(jì)數(shù)的方法，可直接測(cè)量TTL電平的數(shù)字脈沖信號(hào)的頻率、周期和脈寬。其他一些信號(hào)可經(jīng)過(guò)信號(hào)預(yù)處理電路變換后測(cè)量。 量程：1Hz～999999Hz 輸入信號(hào)：（1）TTL電平數(shù)字脈沖...
上傳時(shí)間： 2013-12-15
上傳用戶：wuyuying
資源簡(jiǎn)介：該pdf描述的是簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)與分析， 希望對(duì)設(shè)計(jì)到數(shù)字頻率計(jì)的朋友有點(diǎn)用處。
上傳時(shí)間： 2017-07-29
上傳用戶：ls530720646
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)，VB和51單片機(jī)上下位機(jī)通信
上傳時(shí)間： 2017-08-02
上傳用戶：541657925
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)--描述了97年電子設(shè)計(jì)大賽中B題的一些思路和方法。
上傳時(shí)間： 2013-11-28
上傳用戶：xaijhqx
資源簡(jiǎn)介：對(duì)于文件名為xx.ms11的文件，需要首先安裝multisim11仿真軟件才能使用；對(duì)于文件名為xx.ms11的8051單片機(jī)仿真電路文件（或者PIC彈片機(jī)仿真電路文件），不僅需要首先安裝multisim11仿真軟件，還需要有相關(guān)的工程文件（multisim11中默認(rèn)存放在C:\Documents and ...
上傳時(shí)間： 2022-05-05
上傳用戶：
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)（原理圖、PCB、源碼、分析報(bào)告）
上傳時(shí)間： 2022-07-29
上傳用戶：
資源簡(jiǎn)介：利用VHDL語(yǔ)言實(shí)現(xiàn)單片簡(jiǎn)易自動(dòng)量程數(shù)字頻率計(jì)
上傳時(shí)間： 2013-12-26
上傳用戶：GHF
資源簡(jiǎn)介：基于凌陽(yáng)單片機(jī)的簡(jiǎn)易語(yǔ)音數(shù)字頻率計(jì)源碼.實(shí)驗(yàn)了語(yǔ)音播報(bào)測(cè)量的頻率,幅度值等.
上傳時(shí)間： 2014-09-06
上傳用戶：jiahao131
資源簡(jiǎn)介：一個(gè)簡(jiǎn)易的數(shù)字頻率計(jì)，可以對(duì)一個(gè)輸入的信號(hào)頻率進(jìn)行測(cè)量并顯示輸出，適合VHDL的初學(xué)者
上傳時(shí)間： 2014-08-10
上傳用戶：cmc_68289287
資源簡(jiǎn)介：倒計(jì)時(shí)計(jì)數(shù)計(jì)時(shí)器數(shù)字頻率計(jì)四位數(shù)密碼鎖 4位搶答器數(shù)字鐘簡(jiǎn)易電子琴等Multisim仿真實(shí)例30個(gè)合集
上傳時(shí)間： 2021-12-11
上傳用戶：kent
資源簡(jiǎn)介：設(shè)計(jì)一個(gè)簡(jiǎn)易的數(shù)字頻率計(jì)，測(cè)量給定信號(hào)的頻率，并用十進(jìn)制數(shù)字顯示。另外課件中介紹了其他幾個(gè)常見(jiàn)的簡(jiǎn)單電路設(shè)計(jì)。
上傳時(shí)間： 2022-06-23
上傳用戶：canderile
資源簡(jiǎn)介：基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)
上傳時(shí)間： 2013-06-16
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-單片機(jī)專輯-258冊(cè)-4.20G 基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)-68頁(yè)-0.7M.pdf
上傳時(shí)間： 2013-07-09
上傳用戶：nbdedu
資源簡(jiǎn)介：基于VHDL的數(shù)字頻率計(jì)的設(shè)計(jì)（非常的實(shí)用
上傳時(shí)間： 2013-06-06
上傳用戶：我們的船長(zhǎng)
資源簡(jiǎn)介：頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤...
上傳時(shí)間： 2013-06-05
上傳用戶：wys0120
資源簡(jiǎn)介：頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤...
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
資源簡(jiǎn)介：介紹了一種運(yùn)用FPGA開(kāi)發(fā)軟件Quartus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz～1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途，其測(cè)試結(jié)果由3 只七段數(shù)碼
上傳時(shí)間： 2013-05-22
上傳用戶：qb1993225
資源簡(jiǎn)介：基于51單片機(jī)的數(shù)字頻率計(jì),里面有源代碼與proteus仿真模型，可以作為學(xué)習(xí)參考之用^_^
上傳時(shí)間： 2013-07-03
上傳用戶：akk13
資源簡(jiǎn)介：基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)，文中有所有的源代碼，僅供參考。
上傳時(shí)間： 2013-08-05
上傳用戶：13736136189
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：用vhdl編寫的基于fpga的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2013-09-07
上傳用戶：chfanjiang
