usb1.1的設(shè)備控制器IP核，是用verilog硬件描述語言寫的
資源簡介：usb1.1的設(shè)備控制器IP核，是用verilog硬件描述語言寫的
上傳時(shí)間： 2013-12-22
上傳用戶：cc1015285075
資源簡介：隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展，傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來愈不可回避，并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下，通用串行總線(Universal Serial Bus，usb)誕生了。usb由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活...
上傳時(shí)間： 2013-06-30
上傳用戶：nanfeicui
資源簡介：基于Avalon的SDRAM控制器IP核
上傳時(shí)間： 2013-11-25
上傳用戶：stella2015
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...
上傳時(shí)間： 2013-06-12
上傳用戶：mqien
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...
上傳時(shí)間： 2013-04-24
上傳用戶：rockjablew
資源簡介：無MCU的usb2.0設(shè)備控制器IP設(shè)計(jì)與驗(yàn)證
上傳時(shí)間： 2013-10-27
上傳用戶：zouxinwang
資源簡介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計(jì)，并用ModelSim仿真測試，驗(yàn)證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計(jì)，給出系統(tǒng)硬、軟件設(shè)計(jì)，實(shí)現(xiàn)TFT-LCD觸控...
上傳時(shí)間： 2013-12-24
上傳用戶：sdq_123
資源簡介：Actel最新公布的免費(fèi)微控制器IP核-Core8051S，在CoreConsole環(huán)境使用，完全兼容A51指令，具備APB總線，可配置多種外設(shè)。
上傳時(shí)間： 2013-12-06
上傳用戶：wanqunsheng
資源簡介：Verilog 編寫的ISP1362的控制器IP核，altera公司DE2系統(tǒng)中的源程序
上傳時(shí)間： 2016-09-17
上傳用戶：稀世之寶039
資源簡介：電子測量技術(shù) ELECTR0NIC MEASI瓜EMENT TECHN0L0GY 第29卷第3期 2006年6月 PS／2設(shè)備接口IP核設(shè)計(jì) 王 豪黃啟俊常 勝 (武漢大學(xué)物理學(xué)院微電子與固體電子學(xué)實(shí)驗(yàn)室武漢430072) 摘要：用Verilog硬件描述語言實(shí)現(xiàn)了PS／2設(shè)備接口的II)核設(shè)計(jì)，詳細(xì)描述了II...
上傳時(shí)間： 2014-11-18
上傳用戶：奇奇奔奔
資源簡介：使用Libero提供的異步通信IP核實(shí)現(xiàn)UART通信，并附帶仿真程序。UART設(shè)置為1位開始位，8位數(shù)據(jù)位，1位停止位，無校驗(yàn)。且UART發(fā)送自帶2級FIFO緩沖，占用FPGA面積很小。
上傳時(shí)間： 2013-12-09
上傳用戶：拔絲土豆
資源簡介：結(jié)合視頻壓縮的理論以及IP核設(shè)計(jì)中對于仿真驗(yàn)證的要求,本文設(shè)計(jì)了視頻壓縮IP核FPGA仿真驗(yàn)證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應(yīng)用仿真要求設(shè)計(jì)外圍電路,構(gòu)建一個(gè)視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動軟件...
上傳時(shí)間： 2013-05-31
上傳用戶：ikemada
資源簡介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：bensonlly
資源簡介：基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)
上傳時(shí)間： 2013-10-19
上傳用戶：wudu0932
資源簡介：使用菲利普的usbD12芯片以及89S52實(shí)現(xiàn)usb1.1的接口。這個(gè)程序是usb通信中的PC端的程序。采用VC2003.NET編譯
上傳時(shí)間： 2014-07-23
上傳用戶：日光微瀾
資源簡介：經(jīng)過門級網(wǎng)單驗(yàn)證的usb2.0 IP核 RTL代碼
上傳時(shí)間： 2014-01-06
上傳用戶：heart520beat
資源簡介：完整的用VERILOG語言開發(fā)的usb2.0 IP核源代碼，包括文檔、仿真文件
上傳時(shí)間： 2015-07-09
上傳用戶：維子哥哥
資源簡介：umti協(xié)議中的usb1.1的verilog原文件，可公實(shí)現(xiàn)usb2.0做參考
上傳時(shí)間： 2013-12-18
上傳用戶：hongmo
資源簡介：usb1.1的verilog源代碼。以及其測試仿真文件，現(xiàn)在很難找其測試文件既testbench
上傳時(shí)間： 2013-12-15
上傳用戶：yuanyuan123
資源簡介：usb1.1的對sd卡的讀寫的verilog代碼,攻大家參考設(shè)計(jì).
上傳時(shí)間： 2015-08-14
上傳用戶：清風(fēng)冷雨
資源簡介：用硬件描述語言實(shí)現(xiàn)的燈控IP核，可實(shí)現(xiàn)至少256種顏色的真彩變換。
上傳時(shí)間： 2013-12-24
上傳用戶：saharawalker
資源簡介：想找到關(guān)于usb1.1的規(guī)范協(xié)議,以便很好的利用進(jìn)行接口設(shè)計(jì).
上傳時(shí)間： 2014-01-12
上傳用戶：libenshu01
資源簡介：本人使用philips公司的8單片機(jī).經(jīng)過5天的調(diào)試。終于完成了usb1.1的驅(qū)動程序的開發(fā)。真的是相當(dāng)?shù)慕?jīng)典源碼．我認(rèn)為好東西就要大家一起分享。我就上傳了．
上傳時(shí)間： 2013-12-17
上傳用戶：wlcaption
資源簡介：該文檔主要內(nèi)容是usb2.0和usb1.1的協(xié)議，全部為英文文檔，希望給正在進(jìn)行usb底層固件設(shè)計(jì)和上層驅(qū)動設(shè)計(jì)的人員帶來幫助
上傳時(shí)間： 2016-03-13
上傳用戶：dancnc
資源簡介：altera 的sina函數(shù)IP核，可直接調(diào)用
上傳時(shí)間： 2016-03-25
上傳用戶：ippler8
資源簡介：altera 的cosine函數(shù) ip 核
上傳時(shí)間： 2016-03-25
上傳用戶：alan-ee
資源簡介：基于ep3c25的altera sdi IP核的使用，串并轉(zhuǎn)換和并串轉(zhuǎn)換
上傳時(shí)間： 2013-12-17
上傳用戶：fanboynet
資源簡介：altera的15個(gè)IP核的源碼，可能有用
上傳時(shí)間： 2016-10-03
上傳用戶：wys0120
資源簡介：基于avr,D12的U盤設(shè)計(jì),有完整的usb1.1的協(xié)議代碼.
上傳時(shí)間： 2016-10-06
上傳用戶：csgcd001
資源簡介：xilinx里的乘法器IP核程序，booth乘法 wallace tree算法 4-2壓縮編碼 超前進(jìn)位加法
上傳時(shí)間： 2016-10-17
上傳用戶：ve3344
