相 關 資 源

• 采用verilog設計免費下載

  資源簡介：采用verilog設計，參考了《數字電子技術》教材，剛剛完成，與大家分享！

  標簽： verilog

  上傳時間： 2013-12-18

  上傳用戶：silenthink

• 此設計采用verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊免費下載

  資源簡介：此設計采用verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊，一個提供同步信號（H_SYNC和V_SYNC）及像素位置信息；另一個接收像素位置信息，并輸出顏色信號。這樣便于進行圖形修改，同時也容易實現

  標簽： verilog HDL 硬件語言設計 開發板

  上傳時間： 2015-04-11

  上傳用戶：myworkpost

• 采用verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理免費下載

  資源簡介：采用verilog HDL設計,在掌宇智能開發板上得到實現 根據搶答器的原理，整個電路可劃分為三部分：采樣電路、門控電路和譯碼電路

  標簽： verilog HDL 開發板 搶答器

  上傳時間： 2013-12-21

  上傳用戶：zgu489

• 采用verilog HDL設計免費下載

  資源簡介：采用verilog HDL設計，在Altera EP1S10S780C6開發板上實現 選取6MHz為基準頻率，演奏的是梁祝樂曲

  標簽： verilog HDL

  上傳時間： 2015-04-11

  上傳用戶：chongcongying

• 采用verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整.免費下載

  資源簡介：采用verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整.

  標簽： verilog HDL 硬件語言設計 電話

  上傳時間： 2014-01-11

  上傳用戶：tzl1975

• 針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用verilog HDL 用CPLD 設計控制時序實現了DS免費下載

  資源簡介：針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用verilog HDL 用CPLD 設計控制時序實現了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅動程序采用DriverWorks ...

  標簽： verilog 9054 CPCI CPLD

  上傳時間： 2013-12-24

  上傳用戶：tedo811

• 采用verilog 語言進行設計 實現32位浮點數乘法運算 結果已經驗證過 放心使用免費下載

  資源簡介：采用verilog 語言進行設計 實現32位浮點數乘法運算 結果已經驗證過 放心使用

  標簽： verilog 語言 浮點數 乘法運算

  上傳時間： 2013-12-27

  上傳用戶：大三三

• 字節型CRC校驗 采用verilog語言設計免費下載

  資源簡介：字節型CRC校驗 采用verilog語言設計

  標簽： verilog CRC 字節 語言

  上傳時間： 2013-12-09

  上傳用戶：小眼睛LSL

• 采用verilog編寫的串口通信程序免費下載

  資源簡介：采用verilog編寫的串口通信程序，采用了狀態機設計！程序簡單，消耗資源少

  標簽： verilog 編寫 串口通信 程序

  上傳時間： 2014-12-08

  上傳用戶：yd19890720

• 采用verilog hdl 語言實現整形dct算法免費下載

  資源簡介：采用verilog hdl 語言實現整形dct算法，設計合理，算法簡單，是紅色邏輯開發板試驗程序，值得一看。

  標簽： verilog hdl dct 語言

  上傳時間： 2013-12-23

  上傳用戶：aeiouetla

• 用verilog設計的FIR濾波器。濾波器需要很快的處理速度免費下載

  資源簡介：用verilog設計的FIR濾波器。濾波器需要很快的處理速度，所以采用了wallace樹算法，超前進位加法器等等

  標簽： verilog FIR 濾波器 速度

  上傳時間： 2017-08-03

  上傳用戶：hebmuljb

• （4200,4096,17）BCH 編碼器verilog設計免費下載

  資源簡介：本設計采用verilog實現（4200,4096，17）的BCH 編碼設計。

  標簽： BCH 編碼器 verilog

  上傳時間： 2016-09-22

  上傳用戶：GunterChow

• 基于FPGA的TS流復用器及其接口的設計與實現.rar免費下載

  資源簡介：在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于...

  標簽： FPGA TS流 復用器

  上傳時間： 2013-08-03

  上傳用戶：gdgzhym

• 采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： verilog FPGA 語言 控制

  上傳時間： 2013-09-01

  上傳用戶：喵米米米

• 采用MSP430設計的12位心電(ECG)放大器免費下載

  資源簡介：采用MSP430設計的12位心電(ECG)放大器 摘要：本文介紹了心電放大器的基本電路構成，以及采用公司的系列單片機對心電信號進行模數轉換處理的方法，還著重探討了采用帶硬件乘法器的系列單片機對心電信號進行濾波處理的方法，并給出了相應的實驗結果。人體心肌產...

  標簽： MSP 430 ECG 放大器

  上傳時間： 2014-12-27

  上傳用戶：yeling1919

• 采用MSP430設計的微型家用心電圖方案免費下載

  資源簡介：采用MSP430設計的微型家用心電圖方案 本文介紹了一種微型家用心電圖機。該儀器具有強大的功能：顯示監測、存儲、回放、打印、記錄管理、電源報警、電話或者互聯網絡傳輸。

  標簽： MSP 430 家 心電圖

  上傳時間： 2014-12-27

  上傳用戶：kr770906

• 在采用多道程序設計的系統中免費下載

  資源簡介：在采用多道程序設計的系統中，往往有若干個進程同時處于就緒狀態。當就緒狀態進程個數大于處理器數時，就必須依照某種策略來決定哪些進程優先占用處理器。本源代碼模擬在單處理器情況下處理器調度

  標簽： 多道 程序設計

  上傳時間： 2014-01-13

  上傳用戶：縹緲

• 一個嵌入式RISC CPU 的verilog 設計源碼免費下載

  資源簡介：一個嵌入式RISC CPU 的verilog 設計源碼，可綜合。內含詳細的設計文擋。

  標簽： verilog RISC CPU 嵌入式

  上傳時間： 2015-04-16

  上傳用戶：tianjinfan

• 本人采用89S52設計的汽車電磁離合器的控制驅動程序免費下載

  資源簡介：本人采用89S52設計的汽車電磁離合器的控制驅動程序，并有數碼管顯示循環次數。

  標簽： 89S52 汽車電磁 控制驅動 離合器

  上傳時間： 2014-11-26

  上傳用戶：xauthu

• verilog設計進階免費下載

  資源簡介：verilog設計進階，提供大量的設計事例供參考學習

  標簽： verilog 進階

  上傳時間： 2014-01-26

  上傳用戶：xjz632

• 用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波免費下載

  資源簡介：用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即1...

  標簽： verilog 2MHz DIN CLK

  上傳時間： 2013-12-02

  上傳用戶：wang0123456789

• 采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來免費下載

  資源簡介：采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來

  標簽： verilog FPGA 語言 控制

  上傳時間： 2013-12-25

  上傳用戶：小鵬

• < 大型RISC處理器設計--用描述語言verilog設計VLSI芯片>>光盤免費下載

  資源簡介：< 大型RISC處理器設計--用描述語言verilog設計VLSI芯片>>光盤

  標簽： verilog RISC VLSI gt

  上傳時間： 2015-11-01

  上傳用戶：hebmuljb

• 異步FIFO控制器的verilog設計與實現免費下載

  資源簡介：異步FIFO控制器的verilog設計與實現

  標簽： verilog FIFO 控制器

  上傳時間： 2014-01-22

  上傳用戶：exxxds

• 采用ATMEGA48設計制作低成本高精度的數字溫度計免費下載

  資源簡介：采用ATMEGA48設計制作低成本高精度的數字溫度計，采用C語言設計開發源代碼。

  標簽： ATMEGA 48 高精度 數字溫度計

  上傳時間： 2015-11-30

  上傳用戶：WMC_geophy

• 此程序為串行通信程序,采用verilog語言編寫的,經過仿真驗證已經通過.免費下載

  資源簡介：此程序為串行通信程序,采用verilog語言編寫的,經過仿真驗證已經通過.

  標簽： verilog 程序 串行通信 仿真驗證

  上傳時間： 2013-12-23

  上傳用戶：yzy6007

• 非常優秀的中文UML建模工具的源代碼。100％采用C#設計。免費下載

  資源簡介：非常優秀的中文UML建模工具的源代碼。100％采用C#設計。

  標簽： UML 100 建模工具 源代碼

  上傳時間： 2014-06-04

  上傳用戶：蠢蠢66

• 本系統采用開放式設計免費下載

  資源簡介：本系統采用開放式設計，每個文件皆有相應說明，助你輕松改造。

  標簽： 開放式

  上傳時間： 2014-01-24

  上傳用戶：yuanyuan123

• IDE的verilog設計免費下載

  資源簡介：IDE的verilog設計，已經經過驗證。

  標簽： verilog IDE

  上傳時間： 2014-01-23

  上傳用戶：thesk123

• 采用verilog語言描述的FIFO和雙端口RAM源代碼。免費下載

  資源簡介：采用verilog語言描述的FIFO和雙端口RAM源代碼。

  標簽： verilog FIFO RAM 語言

  上傳時間： 2014-01-19

  上傳用戶：wxhwjf