基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實(shí)現(xiàn)方法
資源簡介：基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實(shí)現(xiàn)方法
上傳時間： 2013-08-28
上傳用戶：huyahui
資源簡介：基于FPGA的新型數(shù)據(jù)位同步時鐘提取(CDR)實(shí)現(xiàn)方法
上傳時間： 2013-12-22
上傳用戶：天涯
資源簡介：為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)...
上傳時間： 2013-10-13
上傳用戶：fdmpy
資源簡介：為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)...
上傳時間： 2015-01-02
上傳用戶：921005047
資源簡介：隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟，計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FP...
上傳時間： 2013-07-27
上傳用戶：yzy6007
資源簡介：隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就...
上傳時間： 2013-04-24
上傳用戶：diertiantang
資源簡介：隨著信息技術(shù)和電子技術(shù)的進(jìn)步和日益成熟，計(jì)算機(jī)數(shù)據(jù)采集技術(shù)得到了廣泛應(yīng)用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結(jié)構(gòu)，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FP...
上傳時間： 2013-07-22
上傳用戶：z754970244
資源簡介：基于FPGA的UltraDMA數(shù)據(jù)記錄系統(tǒng)
上傳時間： 2013-11-10
上傳用戶：13517191407
資源簡介：用verilog編程實(shí)現(xiàn)的基于FPGA的AD數(shù)據(jù)采集程序
上傳時間： 2014-01-07
上傳用戶：yoleeson
資源簡介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)，適合FPGA工程技術(shù)人員參考
上傳時間： 2014-12-05
上傳用戶：semi1981
資源簡介：該文檔為基于FPGA的高速數(shù)據(jù)采集系統(tǒng)詳細(xì)設(shè)計(jì)概述文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時間： 2021-12-26
上傳用戶：
資源簡介：該文檔為基于FPGA的高速數(shù)據(jù)采集系統(tǒng)研制總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時間： 2022-04-27
上傳用戶：20125101110
資源簡介：廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動化檢測的前提，在整個數(shù)字化 系統(tǒng)中處于尤為重要的地位。對于核磁共...
上傳時間： 2022-06-21
上傳用戶：fliang
資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2014-11-18
上傳用戶：songnanhua
資源簡介：基于VC++ 的GPS數(shù)據(jù)接收與參數(shù)提取方法研究
上傳時間： 2014-08-14
上傳用戶：Shaikh
資源簡介：該文檔為基于FPGA的多路高速串口設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時間： 2021-12-10
上傳用戶：20125101110
資源簡介：該文檔為基于FPGA的一個超混沌系統(tǒng)設(shè)計(jì)與電路實(shí)現(xiàn)概述文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時間： 2021-12-16
上傳用戶：
資源簡介：該文檔為基于FPGA的步進(jìn)電機(jī)控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時間： 2022-02-16
上傳用戶：默默
資源簡介：該文檔為基于FPGA的信號采集與處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………?
上傳時間： 2022-03-21
上傳用戶：
資源簡介：為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘...
上傳時間： 2013-10-30
上傳用戶：zhishenglu
資源簡介：基于FPGA的高性能32位浮點(diǎn)FFTIP核的開發(fā)，適合FPGA工程技術(shù)人員參考
上傳時間： 2013-08-07
上傳用戶：清風(fēng)冷雨
資源簡介：為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘...
上傳時間： 2013-11-25
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟(jì)運(yùn)行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實(shí)時、準(zhǔn)確的電力諧波分析系統(tǒng)，對電網(wǎng)中的諧波進(jìn)行實(shí)時檢測、分析和監(jiān)控，都具有重...
上傳時間： 2013-04-24
上傳用戶：cy_ewhat
資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻.
上傳時間： 2013-08-15
上傳用戶：llwap
資源簡介：為了滿足某測控平臺的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成...
上傳時間： 2013-11-25
上傳用戶：王成林。
資源簡介：現(xiàn)代數(shù)字信號處理對實(shí)時性提出了很高的要求，當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強(qiáng)大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體...
上傳時間： 2013-06-09
上傳用戶：zgu489
資源簡介：基于FPGA的FIR數(shù)字濾波器算法研究與設(shè)計(jì)實(shí)現(xiàn)
上傳時間： 2013-06-30
上傳用戶：fengyujcyz
資源簡介：為了滿足某測控平臺的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成...
上傳時間： 2013-10-12
上傳用戶：as275944189
資源簡介： 為實(shí)現(xiàn)設(shè)備中存在的低速數(shù)據(jù)光纖通信的同步復(fù)接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復(fù)接數(shù)據(jù)中提取時鐘信號,進(jìn)而檢測幀同步信號,為數(shù)字分接提供起始信號,以實(shí)現(xiàn)數(shù)據(jù)的同步分接。實(shí)...
上傳時間： 2013-10-17
上傳用戶：q123321
資源簡介：隨著電子技術(shù)的快速發(fā)展，各種電子設(shè)備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導(dǎo)航、導(dǎo)彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術(shù)都發(fā)揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統(tǒng)來說，中心主站需要對來自于不同采集設(shè)備的采集數(shù)...
上傳時間： 2013-08-05
上傳用戶：lz4v4
