xilinx公司的DDR實現源碼,希望對你的開發有所幫助
資源簡介:xilinx公司的DDR實現源碼,希望對你的開發有所幫助
上傳時間: 2013-12-21
上傳用戶:lanjisu111
資源簡介:使用xilinx公司的FPGA實現了七段碼的定時器時鐘程序
上傳時間: 2015-05-26
上傳用戶:xjz632
資源簡介:經典的FIFO實現源碼,里面有三種類型,是xilinx工程師寫的,經典
上傳時間: 2017-05-23
上傳用戶:561596
資源簡介:NTFS(NT文件系統) for Linux的一個實現源碼
上傳時間: 2015-01-04
上傳用戶:Divine
資源簡介:linux下shell的一個實現源碼
上傳時間: 2013-12-03
上傳用戶:nanshan
資源簡介:4dbpsk系統的設計實現源碼,幾個朋友用一個假期的時間協作完成,功能非常好
上傳時間: 2013-11-26
上傳用戶:ardager
資源簡介:USB控制器VHDL程(usb_xilinx_vhdl),用xilinx公司的FPGA實現
上傳時間: 2013-12-19
上傳用戶:cainaifa
資源簡介:R+樹的c實現源碼,對應文章T. K. Sellis, N. Roussopoulos, C. Faloutsos: The R+-Tree: A Dynamic Index for Multi-Dimensional Objects.
上傳時間: 2014-05-25
上傳用戶:sunjet
資源簡介:TV-tree的c實現源碼,對應原文章K.-I. Lin, H. V. Jagadish, C. Faloutsos: The TV-Tree: An Index Structure for High-Dimensional Data.
上傳時間: 2014-11-26
上傳用戶:lxm
資源簡介:sap公司的ERP部分源碼,是關鍵 部位的。
上傳時間: 2015-08-26
上傳用戶:dave520l
資源簡介:Intrisyc 公司的PXA255-bootloader,源碼易懂,修改簡單,而且還支持wince啟動。
上傳時間: 2015-10-04
上傳用戶:wuyuying
資源簡介:commonsonic公司的ofdm仿真源碼,共享出來給大家學習,共同進步
上傳時間: 2014-01-16
上傳用戶:凌云御清風
資源簡介:公司的網站MENU源碼
上傳時間: 2016-02-09
上傳用戶:Avoid98
資源簡介:公司的網站MENU源碼2
上傳時間: 2013-12-20
上傳用戶:遠遠ssad
資源簡介:公司的網站MENU源碼3
上傳時間: 2016-02-09
上傳用戶:changeboy
資源簡介:公司的網站MENU源碼4
上傳時間: 2013-12-02
上傳用戶:qunquan
資源簡介:公司的網站MENU源碼5
上傳時間: 2014-08-11
上傳用戶:skfreeman
資源簡介:公司的網站MENU源碼6
上傳時間: 2016-02-09
上傳用戶:ywqaxiwang
資源簡介:huffman編碼的c++實現源碼,內有詳細說明。
上傳時間: 2016-05-31
上傳用戶:jennyzai
資源簡介:橢圓曲線加密解密ecc的java實現源碼
上傳時間: 2016-07-08
上傳用戶:fredguo
資源簡介:數據挖掘經典算法遺傳算法的C++實現源碼
上傳時間: 2016-09-25
上傳用戶:saharawalker
資源簡介:xilinx公司的FPGA實現數字視頻信號處理器。語言是VHDL。
上傳時間: 2013-12-04
上傳用戶:wangchong
資源簡介:小波圖像編碼中SPIHT算法的C++實現源碼,我試驗過,可以使用。
上傳時間: 2014-03-07
上傳用戶:llandlu
資源簡介:人工神經網絡的c++實現源碼,含實現神經網絡層的類,神經網絡的類,中文詳細注釋, 并含有使用示例,學習神經網絡的好源碼
上傳時間: 2013-12-26
上傳用戶:cjf0304
資源簡介:php 留言板的功能實現源碼 及論文介紹 其中實現信息的添加 刪除等 希望你有用
上傳時間: 2017-07-29
上傳用戶:wlcaption
資源簡介:H.264基于baseline解碼器的C++實現源碼,適于初學者
上傳時間: 2014-11-22
上傳用戶:zwei41
資源簡介:xilinx公司的開放的源碼,很有參考價值,其中有ddl,fifo控制等。
上傳時間: 2015-12-06
上傳用戶:壞天使kk
資源簡介:xilinx公司的ML505開發板參考設計源碼打包
上傳時間: 2016-12-21
上傳用戶:ouyangtongze
資源簡介:提出了一個采用(2,1,7)卷積碼+QPSK的中頻調制解調方案,并在xilinx公司的100萬 門FPGA芯片上實現了該系統。該系統在信噪比SNR為6dB左右時可實現速率超過1Mbit/s、誤碼率 小于10-5的數據傳輸。
上傳時間: 2014-01-05
上傳用戶:exxxds
資源簡介:基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題