相 關(guān) 資 源

• FFT的VHDL源代碼下載免費(fèi)下載

  資源簡(jiǎn)介：給用戶提供了FFT的VHDL源代碼下載，可供用戶來(lái)參考學(xué)習(xí)

  標(biāo)簽： VHDL FFT 源代碼

  上傳時(shí)間： 2013-06-03

  上傳用戶：zaizaibang

• VHDL源代碼下載免費(fèi)下載

  資源簡(jiǎn)介：【經(jīng)典設(shè)計(jì)】VHDL源代碼下載～～ 其中經(jīng)典的設(shè)計(jì)有：【自動(dòng)售貨機(jī)】、【電子鐘】、【紅綠燈交通信號(hào)系統(tǒng)】、【步進(jìn)電機(jī)定位控制系統(tǒng)】、【直流電機(jī)速度控制系統(tǒng)】、【計(jì)算器】、【點(diǎn)陣列LED顯示控制系統(tǒng)】 基本數(shù)字邏輯設(shè)計(jì)有：【鎖存器】、【多路選擇器】、...

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-05-27

  上傳用戶：shijiang

• 這是Actel 的FPGA的譯碼器的VHDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：這是Actel 的FPGA的譯碼器的VHDL源代碼。

  標(biāo)簽： Actel FPGA VHDL 譯碼器

  上傳時(shí)間： 2013-08-10

  上傳用戶：大灰狼123456

• 在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：在FPGA上實(shí)現(xiàn)的出租車計(jì)價(jià)器VHDL源代碼\r\n能實(shí)現(xiàn)里程計(jì)價(jià)、誤時(shí)計(jì)價(jià)等功能

  標(biāo)簽： FPGA VHDL 出租車計(jì)價(jià)器 源代碼

  上傳時(shí)間： 2013-08-13

  上傳用戶：18888888888

• MMC卡的VHDL源代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：MMC卡的VHDL源代碼實(shí)現(xiàn)，經(jīng)過(guò)大批量生產(chǎn)驗(yàn)證

  標(biāo)簽： VHDL MMC 源代碼

  上傳時(shí)間： 2013-09-04

  上傳用戶：ikemada

• altera FPGA/CPLD高級(jí)篇(VHDL源代碼)免費(fèi)下載

  資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)

  標(biāo)簽： altera FPGA CPLD VHDL

  上傳時(shí)間： 2014-12-28

  上傳用戶：15527161163

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-10-13

  上傳用戶：caiiicc

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-16

  上傳用戶：bjgaofei

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2014-11-30

  上傳用戶：半熟1994

• altera FPGA/CPLD高級(jí)篇(VHDL源代碼)免費(fèi)下載

  資源簡(jiǎn)介：????? altera FPGA/CPLD高級(jí)篇(VHDL源代碼)

  標(biāo)簽： altera FPGA CPLD VHDL

  上傳時(shí)間： 2015-01-01

  上傳用戶：wangyi39

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-11-12

  上傳用戶：VRMMO

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-19

  上傳用戶：xanxuan

• 各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）免費(fèi)下載

  資源簡(jiǎn)介：各種功能的計(jì)數(shù)器實(shí)例（VHDL源代碼）:ENTITY counters IS ?PORT ?( ??d??: IN ?INTEGER RANGE 0 TO 255; ??clk??: IN?BIT; ??clear?: IN?BIT; ??ld??: IN?BIT; ??enable?: IN?BIT; ??up_down?: IN?BIT; ??qa??: O...

  標(biāo)簽： VHDL 計(jì)數(shù)器 源代碼

  上傳時(shí)間： 2013-10-09

  上傳用戶：松毓336

• Xilinx Sdram控制器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：Xilinx Sdram控制器VHDL源代碼

  標(biāo)簽： Xilinx Sdram VHDL 控制器

  上傳時(shí)間： 2014-01-14

  上傳用戶：gdgzhym

• lattice sdram 控制器VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：lattice sdram 控制器VHDL源代碼

  標(biāo)簽： lattice sdram VHDL 控制器

  上傳時(shí)間： 2015-01-09

  上傳用戶：ruan2570406

• 8255參考設(shè)計(jì)VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：8255參考設(shè)計(jì)VHDL源代碼

  標(biāo)簽： 8255 VHDL 參考設(shè)計(jì) 源代碼

  上傳時(shí)間： 2013-12-20

  上傳用戶：李夢(mèng)晗

• FFT的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：FFT的VHDL源代碼

  標(biāo)簽： VHDL FFT 源代碼

  上傳時(shí)間： 2015-02-07

  上傳用戶：redmoons

• cpu微命令VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：cpu微命令VHDL源代碼

  標(biāo)簽： VHDL cpu 命令 源代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：ljmwh2000

• USB 1.1 IP-CORE和設(shè)計(jì)范例 VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：USB 1.1 IP-CORE和設(shè)計(jì)范例 VHDL源代碼

  標(biāo)簽： IP-CORE VHDL USB 1.1

  上傳時(shí)間： 2013-12-19

  上傳用戶：mikesering

• 有用的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：有用的VHDL源代碼

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2015-03-04

  上傳用戶：yd19890720

• VHDL源代碼包免費(fèi)下載

  資源簡(jiǎn)介：VHDL源代碼包

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-12-09

  上傳用戶：qq1604324866

• 增強(qiáng)型8051的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：增強(qiáng)型8051的VHDL源代碼，兩個(gè)周期執(zhí)行一條指令，仿真工具為Modelsim，開(kāi)發(fā)板為Altera的EP1C20開(kāi)發(fā)板

  標(biāo)簽： 8051 VHDL 增強(qiáng)型 源代碼

  上傳時(shí)間： 2013-12-31

  上傳用戶：佳期如夢(mèng)

• 用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。

  標(biāo)簽： VHDL Cyclone FPGA 硬件描述語(yǔ)言

  上傳時(shí)間： 2015-04-02

  上傳用戶：nanxia

• DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M免費(fèi)下載

  資源簡(jiǎn)介：DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M

  標(biāo)簽： FPGA DDR Altera 100M

  上傳時(shí)間： 2014-12-02

  上傳用戶：bcjtao

• pci 的VHDL 源代碼免費(fèi)下載

  資源簡(jiǎn)介：pci 的VHDL 源代碼

  標(biāo)簽： VHDL pci 源代碼

  上傳時(shí)間： 2014-01-07

  上傳用戶：天誠(chéng)24

• 8位大小比較器的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：8位大小比較器的VHDL源代碼，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs

  標(biāo)簽： VHDL 8位 比較器 源代碼

  上傳時(shí)間： 2015-04-15

  上傳用戶：guanliya

• 三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語(yǔ)句免費(fèi)下載

  資源簡(jiǎn)介：三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語(yǔ)句

  標(biāo)簽： select VHDL else when

  上傳時(shí)間： 2013-12-24

  上傳用戶：lingzhichao

• 別人的一些常用的VHDL源代碼,希望對(duì)各位有用!免費(fèi)下載

  資源簡(jiǎn)介：別人的一些常用的VHDL源代碼,希望對(duì)各位有用!

  標(biāo)簽： VHDL 源代碼

  上傳時(shí)間： 2013-11-28

  上傳用戶：gundamwzc

• 一個(gè)航天航空用的Sparc處理器（配美國(guó)歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)航天航空用的Sparc處理器（配美國(guó)歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼，但不能保證版圖設(shè)計(jì)ASIC成功

  標(biāo)簽： R_tems Sparc VHDL 航天

  上傳時(shí)間： 2015-05-05

  上傳用戶：songnanhua

• 極小的CPU的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：極小的CPU的VHDL源代碼，僅需要占用32個(gè)宏單元的CPLD。除了VHDL源代碼還包括了匯編器的C源代碼

  標(biāo)簽： VHDL CPU 源代碼

  上傳時(shí)間： 2015-05-05

  上傳用戶：lo25643