相 關(guān) 資 源

• 清華大學(xué)verilog hdl源碼例子免費(fèi)下載

  資源簡(jiǎn)介：清華大學(xué)verilog hdl源碼例子，作業(yè)，內(nèi)含源代碼，詳細(xì)的文檔說明，非常有用

  標(biāo)簽： verilog hdl 清華大學(xué) 源碼

  上傳時(shí)間： 2013-12-27

  上傳用戶：cc1

• 清華大學(xué)verilog hdl源碼作業(yè)實(shí)驗(yàn)免費(fèi)下載

  資源簡(jiǎn)介：清華大學(xué)verilog hdl源碼作業(yè)實(shí)驗(yàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： verilog hdl

  上傳時(shí)間： 2022-05-17

  上傳用戶：

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： verilog FPGA hdl 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA hdl 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 用于計(jì)算CRC的verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的verilog hdl源碼

  標(biāo)簽： verilog CRC hdl 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• 關(guān)于雙口RAM的verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于雙口RAM的verilog hdl源碼

  標(biāo)簽： verilog RAM hdl 雙口

  上傳時(shí)間： 2016-04-17

  上傳用戶：爺?shù)臍赓|(zhì)

• 基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈的設(shè)計(jì) 有verilog hdl 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)

  標(biāo)簽： verilog FPGA hdl 交通燈

  上傳時(shí)間： 2016-09-05

  上傳用戶：ggwz258

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA hdl 多功能

  上傳時(shí)間： 2016-09-06

  上傳用戶：1583060504

• verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl源碼，顯示器段數(shù)碼管數(shù)字累加，測(cè)試通過

  標(biāo)簽： verilog hdl 源碼

  上傳時(shí)間： 2016-11-23

  上傳用戶：Breathe0125

• TMS3205402verilog hdl源碼免費(fèi)下載

  資源簡(jiǎn)介：TMS3205402verilog hdl源碼

  標(biāo)簽： 3205402 verilog TMS hdl

  上傳時(shí)間： 2013-08-17

  上傳用戶：shizhanincc

• uCOS的源碼例子免費(fèi)下載

  資源簡(jiǎn)介：uCOS的源碼例子

  標(biāo)簽： uCOS 源碼

  上傳時(shí)間： 2015-01-04

  上傳用戶：lindor

• 很多DirectX 9.0游戲編程源碼例子免費(fèi)下載

  資源簡(jiǎn)介：很多DirectX 9.0游戲編程源碼例子

  標(biāo)簽： DirectX 9.0 游戲編程 源碼

  上傳時(shí)間： 2013-12-10

  上傳用戶：a3318966

• C++標(biāo)準(zhǔn)程序庫中的STL源碼例子免費(fèi)下載

  資源簡(jiǎn)介：C++標(biāo)準(zhǔn)程序庫中的STL源碼例子

  標(biāo)簽： STL 標(biāo)準(zhǔn) 程序庫 源碼

  上傳時(shí)間： 2015-01-08

  上傳用戶：阿四AIR

• sdram的verilog的源碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：sdram的verilog的源碼實(shí)現(xiàn)

  標(biāo)簽： verilog sdram 源碼

  上傳時(shí)間： 2015-01-09

  上傳用戶：huangld

• tiff格式傳真源碼例子免費(fèi)下載

  資源簡(jiǎn)介：tiff格式傳真源碼例子

  標(biāo)簽： tiff 傳真 源碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：hphh

• 一個(gè)嵌入式RISC CPU 的verilog 設(shè)計(jì)源碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)嵌入式RISC CPU 的verilog 設(shè)計(jì)源碼，可綜合。內(nèi)含詳細(xì)的設(shè)計(jì)文擋。

  標(biāo)簽： verilog RISC CPU 嵌入式

  上傳時(shí)間： 2015-04-16

  上傳用戶：tianjinfan

• FPGA/CPLD應(yīng)用,uart的verilog hdl原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart的verilog hdl原碼

  標(biāo)簽： verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• sofia-sip-1.11.8的源碼例子。免費(fèi)下載

  資源簡(jiǎn)介：sofia-sip-1.11.8的源碼例子。

  標(biāo)簽： sofia-sip 11 源碼

  上傳時(shí)間： 2013-12-28

  上傳用戶：牛津鞋

• verilog hdl原碼 一種簡(jiǎn)單的同步FIFO原碼免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl原碼 一種簡(jiǎn)單的同步FIFO原碼，可以被綜合

  標(biāo)簽： verilog FIFO hdl

  上傳時(shí)間： 2013-12-28

  上傳用戶：qwe1234

• I2C總線verilog實(shí)現(xiàn)源碼免費(fèi)下載

  資源簡(jiǎn)介：I2C總線verilog實(shí)現(xiàn)源碼，可以完整實(shí)現(xiàn)I2C bus的基本功能

  標(biāo)簽： verilog I2C 總線 源碼

  上傳時(shí)間： 2015-08-13

  上傳用戶：anng

• 物理學(xué)中的簡(jiǎn)諧運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.免費(fèi)下載

  資源簡(jiǎn)介：物理學(xué)中的簡(jiǎn)諧運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.

  標(biāo)簽： 物理學(xué) 源碼

  上傳時(shí)間： 2015-08-14

  上傳用戶：love1314

• 物理學(xué)中的小球加速運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.免費(fèi)下載

  資源簡(jiǎn)介：物理學(xué)中的小球加速運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.

  標(biāo)簽： 物理學(xué) 源碼

  上傳時(shí)間： 2013-12-25

  上傳用戶：wuyuying

• 物理學(xué)中的有角度簡(jiǎn)諧運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.免費(fèi)下載

  資源簡(jiǎn)介：物理學(xué)中的有角度簡(jiǎn)諧運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.

  標(biāo)簽： 物理學(xué) 源碼 角度

  上傳時(shí)間： 2015-08-14

  上傳用戶：xjz632

• 物理學(xué)中的阻尼運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.免費(fèi)下載

  資源簡(jiǎn)介：物理學(xué)中的阻尼運(yùn)動(dòng)實(shí)例源碼,例子簡(jiǎn)單實(shí)作.

  標(biāo)簽： 物理學(xué) 源碼 阻尼

  上傳時(shí)間： 2015-08-14

  上傳用戶：aa54

• 文檔和視 內(nèi)容摘要： 1.通過文檔類與用戶交互 2.通過視類與用戶交互 含有相關(guān)的課件和源碼例子說明,適用于VC初學(xué)者免費(fèi)下載

  資源簡(jiǎn)介：文檔和視 內(nèi)容摘要： 1.通過文檔類與用戶交互 2.通過視類與用戶交互 含有相關(guān)的課件和源碼例子說明,適用于VC初學(xué)者

  標(biāo)簽： 文檔 用戶 初學(xué)者 源碼

  上傳時(shí)間： 2015-08-28

  上傳用戶：csgcd001

• 關(guān)于串口的一個(gè)源碼例子免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于串口的一個(gè)源碼例子，采用API編程，很有借鑒性。

  標(biāo)簽： 串口 源碼

  上傳時(shí)間： 2013-12-25

  上傳用戶：edisonfather

• JXTA教程源碼例子,比較經(jīng)典,值得好好研究啊!免費(fèi)下載

  資源簡(jiǎn)介：JXTA教程源碼例子,比較經(jīng)典,值得好好研究啊!

  標(biāo)簽： JXTA 教程 源碼 比較

  上傳時(shí)間： 2014-01-18

  上傳用戶：zhengjian

• 23種經(jīng)典的JAVA設(shè)計(jì)模試,均有源碼例子.歡迎下載免費(fèi)下載

  資源簡(jiǎn)介：23種經(jīng)典的JAVA設(shè)計(jì)模試,均有源碼例子.歡迎下載

  標(biāo)簽： JAVA 模 有源

  上傳時(shí)間： 2015-10-11

  上傳用戶：wab1981

• 嵌入式開發(fā)uCOSII串口驅(qū)動(dòng)的源碼例子免費(fèi)下載

  資源簡(jiǎn)介：嵌入式開發(fā)uCOSII串口驅(qū)動(dòng)的源碼例子

  標(biāo)簽： uCOSII 嵌入式開發(fā) 串口驅(qū)動(dòng) 源碼

  上傳時(shí)間： 2014-01-21

  上傳用戶：helmos

• STM32f10x ARM USB 通信源代碼 庫函數(shù)源碼 例子程序免費(fèi)下載

  資源簡(jiǎn)介：STM32f10x ARM USB 通信源代碼 庫函數(shù)源碼 例子程序

  標(biāo)簽： STM 10x 32f ARM

  上傳時(shí)間： 2015-12-21

  上傳用戶：baiom