——9999計數器模塊 四輸出 設計要求頻率計為四段顯示,故計數器采用0~~9999計數,可以很好的利用數碼管,以及增加頻率計的精確度。模塊內包含倆個進程,一為計數進程,二為時基信號控制計數模塊數據輸出進程。
資源簡介:——9999計數器模塊 四輸出 設計要求頻率計為四段顯示,故計數器采用0~~9999計數,可以很好的利用數碼管,以及增加頻率計的精確度。模塊內包含倆個進程,一為計數進程,二為時基信號控制計數模塊數據輸出進程。
上傳時間: 2016-08-17
上傳用戶:zsjinju
資源簡介:使用vriloge硬件描述語言設計數字頻率計,其對于高頻測量精確,可測范圍0—99999999HZ,在MAX+PLUSII中運行通過并在實驗箱上運行通過達到要求
上傳時間: 2016-08-29
上傳用戶:無聊來刷下
資源簡介:用單片機AT89s52和epm7128設計的頻率計
上傳時間: 2013-09-01
上傳用戶:671145514
資源簡介:用單片機AT89s52和epm7128設計的頻率計
上傳時間: 2015-11-07
上傳用戶:ommshaggar
資源簡介:單片機結合簡單外圍計數電路設計的頻率計,內附電路和c源代碼
上傳時間: 2013-12-30
上傳用戶:luopoguixiong
資源簡介:用VHDL語言設計的頻率計,經過驗證,沒有問題
上傳時間: 2013-12-08
上傳用戶:15736969615
資源簡介:課程設計-數字頻率計 能夠很好實現頻率計功能
上傳時間: 2013-12-15
上傳用戶:電子世界
資源簡介:設計數字頻率計的程序及實驗報告,可直接仿照本程序進行設計
上傳時間: 2014-01-17
上傳用戶:zhouchang199
資源簡介:用51設計的頻率計,非常實用,闡釋了設計思想和原理。
上傳時間: 2017-06-21
上傳用戶:cc1915
資源簡介:關于利用凌陽單片機所設計的頻率計,包含所有資料內容
上傳時間: 2014-01-02
上傳用戶:王者A
資源簡介:四位十進制數字頻率計: 測量范圍:1Hz~10kHz; 顯示時間不少于1S; 具有記憶顯示的功能,即在測量過程中 刷新數據,等結束后才顯示測量結果,給出待測信號的頻率值,并保存到下一次測量結束。
上傳時間: 2013-12-22
上傳用戶:sdq_123
資源簡介:基于51的單片機設計的電容計的完整源代碼,可以實現電容測量范圍為1pF-9999.99uF,也可以實現簡單的頻率計功能,能測量0-60MHz的數字信號頻率(TTL電平)。
上傳時間: 2017-07-30
上傳用戶:xsnjzljj
資源簡介:基于VHDL的數字頻率計的設計(非常的實用
上傳時間: 2013-06-06
上傳用戶:我們的船長
資源簡介:用AVR 音樂合成: 1.音樂數據存放于芯片的flash存貯器中2.PA口顯示不同的音階變化。 3.音樂數據的低四位選擇音調頻率,高四位*5后,為音調持續時間。
上傳時間: 2016-11-20
上傳用戶:頂得柱
資源簡介:本文描述的是數字式頻率計的設計過程,其中包含了所用到的VHDl語言的源代碼,和仿真圖型,是比較完整描述的設計數字頻率計的文章
上傳時間: 2013-12-23
上傳用戶:520
資源簡介:1.6個數碼管動態掃描顯示驅動 2.按鍵模式選擇(時\分\秒)與調整控制 3.用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、動態掃描顯示驅動模塊、頂層模塊。要求有鬧鐘定鬧功能,時、分定鬧即可,無需時、分、秒定鬧。要求使用...
上傳時間: 2016-08-02
上傳用戶:thuyenvinh
資源簡介:1.6個數碼管靜態顯示驅動 2.按鍵模式選擇(時\分\秒)與調整控制 3.用硬件描述語言(或混合原理圖)設計時、分、秒計數器模塊、按鍵控制狀態機模塊、顯示譯碼模塊、頂層模塊。要求使用實驗箱右下角的6個靜態數碼管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)顯示...
上傳時間: 2013-12-09
上傳用戶:lili123
資源簡介:本實驗要求設計一個簡易的頻率計,實現對標準的方波信號進行頻率測量,并把測量的結果送到8 位的數碼管顯示,所要求測量范圍是1Hz~99999999Hz。整個設計的基本原理就是對1 秒鐘之內輸入的方波進行計數,把所得數據保存在計數器里,經過譯碼器處理之后,然后送...
上傳時間: 2013-11-08
上傳用戶:kaixinxin196
資源簡介:本實驗要求設計一個簡易的頻率計,實現對標準的方波信號進行頻率測量,并把測量的結果送到8 位的數碼管顯示,所要求測量范圍是1Hz~99999999Hz。整個設計的基本原理就是對1 秒鐘之內輸入的方波進行計數,把所得數據保存在計數器里,經過譯碼器處理之后,然后送...
上傳時間: 2013-11-20
上傳用戶:avensy
資源簡介:減1計數器 一、設計要求 用Verilog HDL語言設計一個計數器。 要求計數器具有異步置位/復位功能,可以進行自增和自減計數,其計數周期為2^N(N為二進制位數)。 二、設計原理 輸入/輸出說明: d:異步置數數據輸入; q:當前計數器數據輸出; clock:時鐘脈沖...
上傳時間: 2015-03-28
上傳用戶:zycidjl
資源簡介:// 語法制導翻譯器設計示范程序 // ----- 算數表達式四元式翻譯(遞歸子程序法) // 要求:1. 讀懂該程序,并上機調試成功; // 2. 運行該程序,輸入源表達式(字母:表示變量,數字:表示常數。) // 3. 反復運行,考查輸出的各種四元式的正確性。 ...
上傳時間: 2015-06-19
上傳用戶:wangzhen1990
資源簡介:簡易數字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發生器、計數器、數據鎖存器和顯示電路4部分。設計時先分別設計各功能模塊,并調試得到正確仿真結果,然后將各個功能模塊組合起來。最后作整體仿真、...
上傳時間: 2016-03-20
上傳用戶:qq521
資源簡介:四進制計數器模塊,使用VHDL語言編寫,在ISE8.1中經過測試的模型
上傳時間: 2014-11-28
上傳用戶:jyycc
資源簡介:基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9...
上傳時間: 2013-12-01
上傳用戶:frank1234
資源簡介:MEALY狀態機的輸出是現態和輸入的函數.在SRAM控制器狀態機中,寫有效WE不僅和WRITE狀態有關,還和總線命令WRITE_MASK有關.這樣,輸出WE信號按設計要求表示為現態WRITE和現態輸入WRITE_MASK的函數.本程序基于VHDL,開發環境為MAXPLUS2
上傳時間: 2013-12-30
上傳用戶:851197153
資源簡介:PLL 時鐘模塊 Quartus II平臺的簡單設計實例 附仿真波形
上傳時間: 2014-11-12
上傳用戶:小草123
資源簡介:介紹了中文液晶顯示模塊3 種常見的操作時序,并針對不同的協議和控制模式,提供了其與單片機4 種不同的接口電路,同時列出了相應的參考程序。實際使用時,可以根據電路設計要求,選擇不同的顯示接口電路。
上傳時間: 2016-07-21
上傳用戶:戀天使569
資源簡介:實驗四 頻率計 實驗要求:設計一個有效位為4位的十進制的數字頻率計。
上傳時間: 2014-01-14
上傳用戶:牛津鞋
資源簡介:用硬件描述語言(或混合原理圖)設計模24計數器模塊、4-7顯示譯碼模塊、頂層模塊。
上傳時間: 2016-08-02
上傳用戶:pinksun9
資源簡介:本程序設計一個基于FPGA的4相步進電機定位控制系統。由步進電機方向設定電路模塊、步進電機步進移動與定位控制模塊和編碼輸出模塊構成。前兩個模塊完成電機旋轉方向設定,激磁方式設定和定位角度的換算等工作,后一個模塊用于對換算后的角度量編碼輸出。
上傳時間: 2014-01-02
上傳用戶:daguda