相 關(guān) 資 源

• 實(shí)現(xiàn)了VHDL乘法器免費(fèi)下載

  資源簡介：實(shí)現(xiàn)了VHDL乘法器，8位乘法操作的完成

  標(biāo)簽： VHDL 乘法器

  上傳時間： 2016-08-21

  上傳用戶：fhzm5658

• 用VHDL實(shí)現(xiàn)四位乘法器免費(fèi)下載

  資源簡介：用VHDL實(shí)現(xiàn)四位乘法器，不直接用乘法實(shí)現(xiàn)，一來節(jié)省資源，二來可提高速度！

  標(biāo)簽： VHDL 乘法器

  上傳時間： 2017-01-02

  上傳用戶：athjac

• 用VHDL語言實(shí)現(xiàn)4位乘法器免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)4位乘法器，已被測試過，可參考使用

  標(biāo)簽： VHDL 語言 乘法器

  上傳時間： 2017-07-09

  上傳用戶：洛木卓

• mux4*1 VHDL 乘法器源碼 經(jīng)過測試直接可用免費(fèi)下載

  資源簡介：mux4*1 VHDL 乘法器源碼 經(jīng)過測試直接可用

  標(biāo)簽： VHDL mux 乘法器 源碼

  上傳時間： 2015-08-28

  上傳用戶：yy541071797

• VHDL乘法器 四輸入 四輸出的代碼設(shè)計免費(fèi)下載

  資源簡介：VHDL乘法器 四輸入 四輸出的代碼設(shè)計

  標(biāo)簽： VHDL 乘法器 輸入 代碼設(shè)計

  上傳時間： 2017-01-14

  上傳用戶：jyycc

• 用xilinx寫的VHDL乘法器。是二進(jìn)制的兩位乘法器。里面含有代碼和電路圖。免費(fèi)下載

  資源簡介：用xilinx寫的VHDL乘法器。是二進(jìn)制的兩位乘法器。里面含有代碼和電路圖。

  標(biāo)簽： xilinx VHDL 乘法器 二進(jìn)制

  上傳時間： 2014-01-10

  上傳用戶：xiaoyunyun

• VHDL 乘法器 源代碼免費(fèi)下載

  資源簡介：VHDL 乘法器 源代碼，很好的VHDL 入門學(xué)習(xí)例程序

  標(biāo)簽： VHDL 乘法器 源代碼

  上傳時間： 2017-07-04

  上傳用戶：1159797854

• 純組合邏輯構(gòu)成的乘法器雖然工作速度比較快免費(fèi)下載

  資源簡介：純組合邏輯構(gòu)成的乘法器雖然工作速度比較快，但過于占用硬件資源，難以實(shí)現(xiàn)寬位乘法器，基于PLD器件外接ROM九九表的乘法器則無法構(gòu)成單片系統(tǒng)，也不實(shí)用。這里介紹由八位加法器構(gòu)成的以時序邏輯方式設(shè)計的八位乘法器，具有一定的實(shí)用價值，而且由FPGA構(gòu)成實(shí)驗(yàn)...

  標(biāo)簽： 組合邏輯 乘法器 比較 速度

  上傳時間： 2017-02-03

  上傳用戶：xzt

• VHDL語言實(shí)現(xiàn)的16位快速乘法器免費(fèi)下載

  資源簡介：VHDL語言實(shí)現(xiàn)的16位快速乘法器

  標(biāo)簽： VHDL 語言 乘法器

  上傳時間： 2013-11-30

  上傳用戶：yd19890720

• 一種可以完成16位有符號／無符號二進(jìn)制數(shù)乘法的乘法器。該乘法器采用了改進(jìn)的Booth算法免費(fèi)下載

  資源簡介：一種可以完成16位有符號／無符號二進(jìn)制數(shù)乘法的乘法器。該乘法器采用了改進(jìn)的Booth算法，簡化了部分積的符號擴(kuò)展，采用Wallace樹和超前進(jìn)位加法器來進(jìn)一步提高電路的運(yùn)算速度。本乘法器可以作為嵌入式CPU內(nèi)核的乘法單元，整個設(shè)計用VHDL語言實(shí)現(xiàn)。

  標(biāo)簽： Booth 符號 乘法器 二進(jìn)制數(shù)

  上傳時間： 2013-12-23

  上傳用戶：skfreeman

• 該源碼實(shí)現(xiàn)了一個8*8位的乘法器免費(fèi)下載

  資源簡介：該源碼實(shí)現(xiàn)了一個8*8位的乘法器，在實(shí)現(xiàn)的過程中用到了宏單元

  標(biāo)簽： 源碼 乘法器

  上傳時間： 2013-12-28

  上傳用戶：bakdesec

• 時序乘法器,8位x8位,VHDL語言.仿真驗(yàn)證過了.多多交流!免費(fèi)下載

  資源簡介：時序乘法器,8位x8位,VHDL語言.仿真驗(yàn)證過了.多多交流!

  標(biāo)簽： VHDL 時序 乘法器 仿真驗(yàn)證

  上傳時間： 2014-01-14

  上傳用戶：lingzhichao

• 用c 實(shí)現(xiàn)乘法器的功能,我已經(jīng)用過并調(diào)試過了免費(fèi)下載

  資源簡介：用c 實(shí)現(xiàn)乘法器的功能,我已經(jīng)用過并調(diào)試過了，很好的原代碼

  標(biāo)簽： 乘法器 調(diào)試

  上傳時間： 2014-01-20

  上傳用戶：cc1

• 八位乘法器VHDL語言實(shí)現(xiàn)。使用的工具的ISE7.1免費(fèi)下載

  資源簡介：八位乘法器VHDL語言實(shí)現(xiàn)。使用的工具的ISE7.1，實(shí)現(xiàn)八乘八的位相乘。

  標(biāo)簽： VHDL ISE 7.1 乘法器

  上傳時間： 2014-01-17

  上傳用戶：13517191407

• 介紹了利用VHDL實(shí)現(xiàn)八位除法,采用層次化設(shè)計,該除法器采用了VHDL的混合輸入方式,將除法器分成若干個子模塊后,對各個子模塊分別設(shè)計,各自生成功能模塊完成整體設(shè)計,實(shí)現(xiàn)了任意八位無符號數(shù)的除法。免費(fèi)下載

  資源簡介：介紹了利用VHDL實(shí)現(xiàn)八位除法,采用層次化設(shè)計,該除法器采用了VHDL的混合輸入方式,將除法器分成若干個子模塊后,對各個子模塊分別設(shè)計,各自生成功能模塊完成整體設(shè)計,實(shí)現(xiàn)了任意八位無符號數(shù)的除法。

  標(biāo)簽： VHDL 除法 分 子模塊

  上傳時間： 2016-12-21

  上傳用戶：lijianyu172

• 這兩個分別是8位乘法器的VHDL語言的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：這兩個分別是8位乘法器的VHDL語言的實(shí)現(xiàn)，并經(jīng)過個人用QUARTUS的驗(yàn)證，另外一個是奔騰處理器的設(shè)計思想

  標(biāo)簽： VHDL 分 8位 乘法器

  上傳時間： 2016-12-26

  上傳用戶：kr770906

• 基于CPLD/FPGA的十六位乘法器的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實(shí)現(xiàn)

  標(biāo)簽： CPLD FPGA VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• VHDL：用狀態(tài)機(jī)的方法實(shí)現(xiàn)一個8位乘法器免費(fèi)下載

  資源簡介：VHDL：用狀態(tài)機(jī)的方法實(shí)現(xiàn)一個8位乘法器

  標(biāo)簽： VHDL 8位 狀態(tài) 乘法器

  上傳時間： 2017-01-25

  上傳用戶：cccole0605

• FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實(shí)現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。免費(fèi)下載

  資源簡介：FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實(shí)現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。

  標(biāo)簽： FPGA Mars VHDL EP

  上傳時間： 2017-05-25

  上傳用戶：shizhanincc

• 這是一個用VHDL硬件描述語言實(shí)現(xiàn)的乘法器而不是多路選擇器免費(fèi)下載

  資源簡介：這是一個用VHDL硬件描述語言實(shí)現(xiàn)的乘法器而不是多路選擇器

  標(biāo)簽： VHDL 硬件描述語言 乘法器 多路

  上傳時間： 2013-12-31

  上傳用戶：songyue1991

• VHDL實(shí)現(xiàn)的8位乘法器免費(fèi)下載

  資源簡介：VHDL實(shí)現(xiàn)的8位乘法器，所有仿真全部通過

  標(biāo)簽： VHDL 8位 乘法器

  上傳時間： 2013-12-04

  上傳用戶：wkchong

• 實(shí)現(xiàn)了三種乘法器免費(fèi)下載

  資源簡介：實(shí)現(xiàn)了三種乘法器，可以進(jìn)行性能比較，比較有較之

  標(biāo)簽： 乘法器

  上傳時間： 2017-06-25

  上傳用戶：hn891122

• 用VHDL語言仿真乘法器設(shè)計。能夠?qū)崿F(xiàn)一般乘法運(yùn)算。免費(fèi)下載

  資源簡介：用VHDL語言仿真乘法器設(shè)計。能夠?qū)崿F(xiàn)一般乘法運(yùn)算。

  標(biāo)簽： VHDL 語言 仿真 乘法器設(shè)計

  上傳時間： 2017-07-18

  上傳用戶：xuanchangri

• 乘法器在FPGA中的VHDL代碼實(shí)現(xiàn)教程免費(fèi)下載

  資源簡介：乘法器在FPGA中的VHDL代碼實(shí)現(xiàn)教程

  標(biāo)簽： FPGA VHDL 乘法器 代碼

  上傳時間： 2017-09-16

  上傳用戶：fredguo

• 乘法器是硬件設(shè)計中的很常見也很重要的一個模塊免費(fèi)下載

  資源簡介：乘法器是硬件設(shè)計中的很常見也很重要的一個模塊，它的VHDL硬件實(shí)現(xiàn)很好的解決了軟件編程中做乘法速度慢的問題，在實(shí)時高速系統(tǒng)應(yīng)用中或DSP軟核或數(shù)字信號處理硬件實(shí)現(xiàn)算法中，經(jīng)常能使用到乘法器，所以經(jīng)典的高速乘法器IP 很有參考價值

  標(biāo)簽： 乘法器 硬件設(shè)計 模塊

  上傳時間： 2015-03-18

  上傳用戶：yimoney

• 通過四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語言設(shè)計數(shù)字系統(tǒng)的流程和方法免費(fèi)下載

  資源簡介：通過四位乘法器的實(shí)例詳細(xì)介紹了用ＶＨＤＬ語言設(shè)計數(shù)字系統(tǒng)的流程和方法，通過仿真實(shí)現(xiàn)預(yù)定目的．

  標(biāo)簽： 乘法器 詳細(xì)介紹 數(shù)字系統(tǒng) 流程

  上傳時間： 2016-02-16

  上傳用戶：古谷仁美

• 使用加法器樹乘法器實(shí)現(xiàn)8位乘法運(yùn)算免費(fèi)下載

  資源簡介：使用加法器樹乘法器實(shí)現(xiàn)8位乘法運(yùn)算，VHDL語言予以實(shí)現(xiàn)

  標(biāo)簽： 加法器 乘法器 8位 乘法運(yùn)算

  上傳時間： 2013-12-22

  上傳用戶：Breathe0125

• 乘法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：乘法器的實(shí)現(xiàn)，兩種方法，調(diào)用IPcore及手動編寫，基于ISE軟件下的VHDL語言實(shí)現(xiàn)

  標(biāo)簽： 乘法器

  上傳時間： 2014-01-18

  上傳用戶：集美慧

• GF_2_m_域乘法器的快速設(shè)計及FPGA實(shí)現(xiàn)免費(fèi)下載

  資源簡介：GF_2_m_域乘法器的快速設(shè)計及FPGA實(shí)現(xiàn)，對于rs編翼碼的理解和設(shè)計有幫助

  標(biāo)簽： FPGA GF 乘法器

  上傳時間： 2013-08-16

  上傳用戶：tangsiyun

• 此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換免費(fèi)下載

  資源簡介：此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對大家有用

  標(biāo)簽： PFGA VHDL 程序 傅立葉變換

  上傳時間： 2013-08-30

  上傳用戶：tonyshao