用vhdl來實(shí)現(xiàn)的數(shù)字頻率合成的技術(shù)，幾乎很全的，所有的都有
資源簡介：用vhdl來實(shí)現(xiàn)的數(shù)字頻率合成的技術(shù)，幾乎很全的，所有的都有
上傳時間： 2016-10-20
上傳用戶：TF2015
資源簡介：1、直接數(shù)字頻率合成的單片機(jī)代碼。 2、重要采用ADI公司提出的DDS芯片AD9954來實(shí)現(xiàn)直接數(shù)字頻率合成。
上傳時間： 2016-11-26
上傳用戶：saharawalker
資源簡介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用vhdl 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時間： 2013-11-25
上傳用戶：ruan2570406
資源簡介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用vhdl 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
資源簡介：FPGA上的VERILOG語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過地址變換實(shí)現(xiàn)波形...
上傳時間： 2015-09-27
上傳用戶：songrui
資源簡介：用vhdl來實(shí)現(xiàn)LCD1602的驅(qū)動（實(shí)驗(yàn)過）
上傳時間： 2016-03-25
上傳用戶：ynsnjs
資源簡介：用vhdl來實(shí)現(xiàn)I2C的功能（實(shí)驗(yàn)過），很好用啊
上傳時間： 2016-03-25
上傳用戶：love_stanford
資源簡介：一個直接數(shù)字頻率合成的查表程序,vhdl語言,使用7128調(diào)試通過
上傳時間： 2013-12-25
上傳用戶：youth25
資源簡介：提供一個把通信中ASK調(diào)制用vhdl來實(shí)現(xiàn)的例子，內(nèi)附有相應(yīng)的vhdl源程序。
上傳時間： 2017-02-01
上傳用戶：yxgi5
資源簡介：講述了dds直接數(shù)字頻率合成的基本原理，同時用ＶＨＤＬ語言編寫dds原代碼用于生成正弦波，并在ISE開發(fā)平臺進(jìn)行仿真和MATLAB驗(yàn)證正弦波輸出結(jié)果
上傳時間： 2015-03-18
上傳用戶：cxl274287265
資源簡介：基于vhdl 的數(shù)字頻率計(jì)的設(shè)計(jì)源程序及工程文件，已在實(shí)驗(yàn)箱上實(shí)現(xiàn)
上傳時間： 2014-01-23
上傳用戶：moerwang
資源簡介：摘 要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發(fā)生器的設(shè)計(jì)方案，同時給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率...
上傳時間： 2013-08-14
上傳用戶：kernor
資源簡介：用FLASH來實(shí)現(xiàn)用戶名和密碼提交的實(shí)例，不錯
上傳時間： 2013-12-19
上傳用戶：skhlm
資源簡介：這個程序是用C++來實(shí)現(xiàn)阿拉伯?dāng)?shù)字轉(zhuǎn)為大寫漢字.
上傳時間： 2015-05-20
上傳用戶：songrui
資源簡介：基于DDS 芯片AD9852 的數(shù)字頻率合成系統(tǒng)設(shè)計(jì)
上傳時間： 2014-01-24
上傳用戶：cuiyashuo
資源簡介：本程序用vhdl語言實(shí)現(xiàn)二輸入或門的邏輯功能，程序簡單明了，可供初學(xué)vhdl語言者參考。
上傳時間： 2016-01-09
上傳用戶：極客
資源簡介：用VB來實(shí)現(xiàn)學(xué)生信息管理系統(tǒng)的界面，里面包括學(xué)生基本信息查看、刪除、修改等功能。
上傳時間： 2013-12-27
上傳用戶：小寶愛考拉
資源簡介：Direct Digital Synthesis (DDS),最好用的可步進(jìn)的數(shù)字頻率發(fā)生器的方法，此代碼本人親自編寫，用于當(dāng)年電子設(shè)計(jì)大賽。注意其中有個模塊用于與單片機(jī)通信，可以使用、下載到芯片中，僅供學(xué)習(xí)使用！
上傳時間： 2013-12-22
上傳用戶：chfanjiang
資源簡介：用KEIL來實(shí)現(xiàn)51系列單片機(jī)報(bào)警器的功能
上傳時間： 2016-05-02
上傳用戶：蠢蠢66
資源簡介：這是一個用verilog語言設(shè)計(jì)的數(shù)字頻率及的源代碼，上傳一下，供大家研究
上傳時間： 2013-12-23
上傳用戶：tianjinfan
資源簡介：這是一個用vhdl語言實(shí)現(xiàn)了DES加密功能的程序，由于DES加密的模式，解密時需把密要倒置
上傳時間： 2013-12-04
上傳用戶：hebmuljb
資源簡介：verilog寫的數(shù)字頻率計(jì)的選擇模塊,用與顯示的選擇
上傳時間： 2013-11-25
上傳用戶：tedo811
資源簡介：用vhdl語言實(shí)現(xiàn)2DPSK數(shù)字傳輸
上傳時間： 2017-01-06
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：摘 要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個三相正弦信號發(fā)生器的設(shè)計(jì)方案，同時給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號具有對稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率...
上傳時間： 2014-01-10
上傳用戶：498732662
資源簡介：EDA基于vhdl語言的數(shù)字頻率計(jì)的設(shè)計(jì)及其仿真
上傳時間： 2017-05-10
上傳用戶：CSUSheep
資源簡介：本程序完整的實(shí)現(xiàn)了數(shù)字頻率計(jì)的常用功能。并對通常數(shù)字頻率計(jì)的常見問題進(jìn)行了改進(jìn)。具有實(shí)用價(jià)值。
上傳時間： 2017-06-05
上傳用戶：dyctj
資源簡介：一種基于單片機(jī)的數(shù)字頻率計(jì)的實(shí)現(xiàn)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2022-03-08
上傳用戶：jason_vip1
資源簡介：基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)
上傳時間： 2013-06-16
上傳用戶：eeworm
資源簡介：專輯類-單片機(jī)專輯-258冊-4.20G 基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)-68頁-0.7M.pdf
上傳時間： 2013-07-09
上傳用戶：nbdedu
資源簡介：提出一種基于單片機(jī)AT89S52控制的數(shù)字頻率計(jì)的設(shè)計(jì)新方法。該方法將待測頻率信號經(jīng)過整形放大后輸入單片機(jī)，然后由單片機(jī)控制內(nèi)部計(jì)數(shù)器分別對待測信號和標(biāo)準(zhǔn)信號同時計(jì)數(shù)，再經(jīng)運(yùn)算處理得到測量結(jié)果，可自動量程轉(zhuǎn)換，并由1602ALED顯示器實(shí)時顯示。該設(shè)計(jì)與...
上傳時間： 2013-10-22
上傳用戶：erkuizhang
