相 關(guān) 資 源

• 用Verilog HDL 寫的數(shù)字示波器的源代碼免費(fèi)下載

  資源簡介：用Verilog HDL 寫的數(shù)字示波器的源代碼，其中還包括VGA控制源代碼

  標(biāo)簽： Verilog HDL 數(shù)字示波器 源代碼

  上傳時(shí)間： 2014-03-07

  上傳用戶：731140412

• 用Verilog HDL寫的數(shù)字時(shí)鐘,已經(jīng)在開發(fā)板上驗(yàn)證過的,絕對(duì)原創(chuàng),使用數(shù)碼管進(jìn)行顯示!免費(fèi)下載

  資源簡介：用Verilog HDL寫的數(shù)字時(shí)鐘,已經(jīng)在開發(fā)板上驗(yàn)證過的,絕對(duì)原創(chuàng),使用數(shù)碼管進(jìn)行顯示!

  標(biāo)簽： Verilog HDL 數(shù)字時(shí)鐘 開發(fā)板

  上傳時(shí)間： 2013-12-03

  上傳用戶：lnnn30

• 用Verilog HDL寫的操作SRAM的源碼免費(fèi)下載

  資源簡介：用Verilog HDL寫的操作SRAM的源碼

  標(biāo)簽： Verilog SRAM HDL 操作

  上傳時(shí)間： 2015-02-07

  上傳用戶：sy_jiadeyi

• 這是用Verilog HDL寫的可調(diào)占空比分頻控制器免費(fèi)下載

  資源簡介：這是用Verilog HDL寫的可調(diào)占空比分頻控制器，可以掛在Avalon總線上使用

  標(biāo)簽： Verilog HDL 分頻 控制器

  上傳時(shí)間： 2016-11-01

  上傳用戶：ddddddos

• 用Verilog HDL寫的VGA驅(qū)動(dòng)免費(fèi)下載

  資源簡介：用Verilog HDL寫的VGA驅(qū)動(dòng)，在FPGA上實(shí)測可用（實(shí)際上是別人的勞動(dòng)成果，呵呵）。

  標(biāo)簽： Verilog HDL VGA 驅(qū)動(dòng)

  上傳時(shí)間： 2014-01-15

  上傳用戶：1966640071

• 用Verilog HDL 寫的時(shí)鐘程序免費(fèi)下載

  資源簡介：用Verilog HDL 寫的時(shí)鐘程序，在DE2上實(shí)現(xiàn)了。

  標(biāo)簽： Verilog HDL 時(shí)鐘程序

  上傳時(shí)間： 2017-07-11

  上傳用戶：tyler

• 用Verilog實(shí)現(xiàn)了一個(gè)數(shù)字秒表的設(shè)計(jì)免費(fèi)下載

  資源簡介：用Verilog實(shí)現(xiàn)了一個(gè)數(shù)字秒表的設(shè)計(jì)

  標(biāo)簽： Verilog 數(shù)字秒表

  上傳時(shí)間： 2015-11-15

  上傳用戶：小眼睛LSL

• 用Verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)I2C Master Controller 的設(shè)計(jì)，包括主程序設(shè)計(jì)和測試程序設(shè)計(jì)

  標(biāo)簽： Controller Verilog Master HDL

  上傳時(shí)間： 2014-01-04

  上傳用戶：tonyshao

• 一個(gè)使用DSP的數(shù)字示波器的例子免費(fèi)下載

  資源簡介：一個(gè)使用DSP的數(shù)字示波器的例子

  標(biāo)簽： DSP 數(shù)字示波器

  上傳時(shí)間： 2014-01-21

  上傳用戶：erkuizhang

• 基于51單片機(jī)的最簡單的數(shù)字示波器的設(shè)計(jì)免費(fèi)下載

  資源簡介：基于51單片機(jī)的最簡單的數(shù)字示波器的設(shè)計(jì)

  標(biāo)簽： 51單片機(jī) 數(shù)字示波器

  上傳時(shí)間： 2014-01-18

  上傳用戶：mpquest

• 51 數(shù)字示波器的制作資料，本人閑魚上買的，有點(diǎn)參考價(jià)值免費(fèi)下載

  資源簡介：我本人在咸魚上買的數(shù)字示波器的制作資料、有點(diǎn)參考價(jià)值。

  標(biāo)簽： 數(shù)字示波器

  上傳時(shí)間： 2022-07-27

  上傳用戶：

• 我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測試應(yīng)用免費(fèi)下載

  資源簡介：我用過的Verilog HDL寫的SDRAM core源程序,經(jīng)過測試應(yīng)用

  標(biāo)簽： Verilog SDRAM core HDL

  上傳時(shí)間： 2015-03-31

  上傳用戶：15071087253

• 用Verilog HDL 語言寫的在LCD液晶上顯示文字的源程序免費(fèi)下載

  資源簡介：用Verilog HDL 語言寫的在LCD液晶上顯示文字的源程序

  標(biāo)簽： Verilog HDL LCD 語言

  上傳時(shí)間： 2014-01-26

  上傳用戶：a3318966

• 這是我用Verilog HDL語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.免費(fèi)下載

  資源簡介：這是我用Verilog HDL語言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.

  標(biāo)簽： Verilog booth HDL 家

  上傳時(shí)間： 2013-11-29

  上傳用戶：jjj0202

• 用verillog HDL 寫的數(shù)字頻率計(jì).在實(shí)驗(yàn)箱上測試通過免費(fèi)下載

  資源簡介：用verillog HDL 寫的數(shù)字頻率計(jì).在實(shí)驗(yàn)箱上測試通過

  標(biāo)簽： verillog HDL 數(shù)字頻率計(jì) 實(shí)驗(yàn)箱

  上傳時(shí)間： 2013-12-28

  上傳用戶：chenbhdt

• 用Verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）免費(fèi)下載

  資源簡介：用Verilog HDL / VHDL實(shí)現(xiàn)的數(shù)字頻率計(jì)（完整實(shí)驗(yàn)報(bào)告）

  標(biāo)簽： Verilog VHDL HDL 數(shù)字頻率計(jì)

  上傳時(shí)間： 2014-01-22

  上傳用戶：dapangxie

• 用Verilog HDL 硬件描述語言寫的一個(gè)范例程序免費(fèi)下載

  資源簡介：用Verilog HDL 硬件描述語言寫的一個(gè)范例程序，led的，擴(kuò)展性極強(qiáng)，歡迎大家下載使用。

  標(biāo)簽： Verilog HDL 硬件描述語言 范例

  上傳時(shí)間： 2013-12-20

  上傳用戶：cc1915

• 用Verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個(gè)用Verilog HDL語言編寫的交通燈程序?？梢杂肣uartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• 用Verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)曼徹斯特編碼的源碼

  標(biāo)簽： Verilog HDL 曼徹斯特編碼 源碼

  上傳時(shí)間： 2013-12-29

  上傳用戶：lhc9102

• 用verlog HDL寫的電子日歷,可以顯示年,月,日和時(shí)間,具有鬧鈴的功能免費(fèi)下載

  資源簡介：用verlog HDL寫的電子日歷,可以顯示年,月,日和時(shí)間,具有鬧鈴的功能

  標(biāo)簽： verlog HDL 電子日歷

  上傳時(shí)間： 2015-05-12

  上傳用戶：

• 用Verilog HDL 語言編寫的播放梁祝的程序免費(fèi)下載

  資源簡介：用Verilog HDL 語言編寫的播放梁祝的程序

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2015-05-24

  上傳用戶：zuozuo1215

• 使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音免費(fèi)下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音

  標(biāo)簽： Verilog FPGA HDL 蜂鳴器

  上傳時(shí)間： 2013-12-21

  上傳用戶：wendy15

• 本文件提供了用Verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡介：本文件提供了用Verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： Verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶：ynwbosss

• 具有在keil c上運(yùn)的強(qiáng)大功能.在數(shù)字示波器的制作中可以用到次程序,此外其他一些c工具也可以使用免費(fèi)下載

  資源簡介：具有在keil c上運(yùn)的強(qiáng)大功能.在數(shù)字示波器的制作中可以用到次程序,此外其他一些c工具也可以使用

  標(biāo)簽： keil 數(shù)字示波器 程序

  上傳時(shí)間： 2013-12-06

  上傳用戶：rocketrevenge

• 用Verilog HDL編寫的一些例程免費(fèi)下載

  資源簡介：用Verilog HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了

  標(biāo)簽： Verilog HDL 編寫

  上傳時(shí)間： 2013-12-20

  上傳用戶：fhzm5658

• Verilog HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。免費(fèi)下載

  資源簡介：Verilog HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

  標(biāo)簽： Verilog fpga 7865 HDL

  上傳時(shí)間： 2016-03-09

  上傳用戶：希醬大魔王

• actel A3P250 fpga用Verilog HDL語言實(shí)現(xiàn)串口功能的源代碼免費(fèi)下載

  資源簡介：actel A3P250 fpga用Verilog HDL語言實(shí)現(xiàn)串口功能的源代碼

  標(biāo)簽： Verilog A3P250 actel fpga

  上傳時(shí)間： 2013-12-23

  上傳用戶：aa17807091

• LCD的驅(qū)動(dòng)程序　用Verilog HDL 編寫　可以用于FPGA上　經(jīng)過測試　可以使用免費(fèi)下載

  資源簡介：LCD的驅(qū)動(dòng)程序　用Verilog HDL 編寫　可以用于FPGA上　經(jīng)過測試　可以使用

  標(biāo)簽： Verilog FPGA LCD HDL

  上傳時(shí)間： 2013-11-29

  上傳用戶：頂?shù)弥?/p>

• 用Verilog HDL實(shí)現(xiàn)的曼徹斯特編碼器和解碼器。免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)的曼徹斯特編碼器和解碼器。

  標(biāo)簽： Verilog HDL 曼徹斯特 編碼器

  上傳時(shí)間： 2013-12-23

  上傳用戶：lifangyuan12

• 用Verilog HDL實(shí)現(xiàn)的1553B航空電子總線接口。免費(fèi)下載

  資源簡介：用Verilog HDL實(shí)現(xiàn)的1553B航空電子總線接口。

  標(biāo)簽： Verilog 1553B HDL 航空電子

  上傳時(shí)間： 2016-05-19

  上傳用戶：許小華