相 關 資 源

• RS232 verilog coding 全參數化設計 可以自己設定波特率 時鐘頻率等 完全FPGA實現調通免費下載

  資源簡介：RS232 verilog coding 全參數化設計 可以自己設定波特率 時鐘頻率等 完全FPGA實現調通

  標簽： verilog coding FPGA 232

  上傳時間： 2016-12-28

  上傳用戶：我們的船長

• 基于VB的凸輪機構的參數化設計及其動畫仿真免費下載

  資源簡介：本文以VB 為主體開發語言，實現了參數化設計凸輪和凸輪輪廓設計過程的動畫仿真，既提高了凸輪設計效率，又益于計算機輔助教學。

  標簽： 凸輪機構 參數 動畫仿真

  上傳時間： 2013-06-13

  上傳用戶：www240697738

• 很好的齒輪cad參數化設計程序免費下載

  資源簡介：很好的齒輪cad參數化設計程序，能夠進行直齒輪和斜齒輪的參數化設計和cad繪圖輸出

  標簽： cad 齒輪 參數 設計程序

  上傳時間： 2016-03-06

  上傳用戶：sz_hjbf

• 基于vb.net的齒輪三維參數化造型設計包括齒輪結構參數化設計和結構三維造型設計免費下載

  資源簡介：基于vb.net的齒輪三維參數化造型設計包括齒輪結構參數化設計和結構三維造型設計

  標簽： net 齒輪 參數 vb

  上傳時間： 2013-12-22

  上傳用戶：時代電子小智

• ObjectARX 2004開發的氣閥參數化設計免費下載

  資源簡介：ObjectARX 2004開發的氣閥參數化設計，

  標簽： ObjectARX 2004 參數

  上傳時間： 2017-08-22

  上傳用戶：lixinxiang

• 基于UG的壓塊參數化設計免費下載

  資源簡介：基于UG的壓塊參數化設計，UG二次開發的使用

  標簽： 參數

  上傳時間： 2013-12-30

  上傳用戶：GHF

• 雙饋電機simlink仿真 可以直接使用 效果不錯參數可以自己設定免費下載

  資源簡介：雙饋電機simlink仿真 可以直接使用 效果不錯參數可以自己設定

  標簽： simlink 雙饋 仿真 參數

  上傳時間： 2016-06-27

  上傳用戶：GHF

• (2,1,3)卷積碼搭建了簡單的系統來進行糾錯展示,可以實現從編碼,加入錯誤,譯碼,輸入輸出碼字對比等基本功能,另外加入了交互模塊,用戶可以自己設定錯誤比特的數目和位置,使糾錯功能顯而易見.免費下載

  資源簡介：(2,1,3)卷積碼搭建了簡單的系統來進行糾錯展示,可以實現從編碼,加入錯誤,譯碼,輸入輸出碼字對比等基本功能,另外加入了交互模塊,用戶可以自己設定錯誤比特的數目和位置,使糾錯功能顯而易見.

  標簽： 糾錯 錯誤 卷積碼

  上傳時間： 2013-12-20

  上傳用戶：13517191407

• turbo碼搭建了簡單的系統來進行糾錯展示,可以實現從編碼,加入錯誤,譯碼,輸入輸出碼字對比等基本功能,另外加入了交互模塊,用戶可以自己設定錯誤比特的數目和位置,使糾錯功能顯而易見.免費下載

  資源簡介：turbo碼搭建了簡單的系統來進行糾錯展示,可以實現從編碼,加入錯誤,譯碼,輸入輸出碼字對比等基本功能,另外加入了交互模塊,用戶可以自己設定錯誤比特的數目和位置,使糾錯功能顯而易見.

  標簽： turbo 糾錯 錯誤

  上傳時間： 2014-01-11

  上傳用戶：stewart·

• 自己遍的牛頓迭代法求解二元二次方程的程序 迭代步數可以自己設定免費下載

  資源簡介：自己遍的牛頓迭代法求解二元二次方程的程序 迭代步數可以自己設定

  標簽： 牛頓 二元 方程 迭代法

  上傳時間： 2015-11-21

  上傳用戶：VRMMO

• 一個好用的桌面時鐘,可以自己設定報警時間,自動提醒免費下載

  資源簡介：一個好用的桌面時鐘,可以自己設定報警時間,自動提醒

  標簽： 時鐘 報警 設定 自動

  上傳時間： 2013-12-18

  上傳用戶：semi1981

• 電子鐘源碼可以自己設定時間然后時鐘倒計時免費下載

  資源簡介：電子鐘源碼可以自己設定時間然后時鐘倒計時，達到預定的目的

  標簽： 電子鐘 源碼 時鐘 設定

  上傳時間： 2014-01-05

  上傳用戶：shus521

• 在c++下算術編碼的實現 設定了6個字符可以自己設定他們的概率免費下載

  資源簡介：在c++下算術編碼的實現 設定了6個字符可以自己設定他們的概率

  標簽： 設定 算術編碼 字符 概率

  上傳時間： 2014-01-22

  上傳用戶：Andy123456

• 基于遺傳算法的組合邏輯電路設計的FPGA實現免費下載

  資源簡介：基于遺傳算法的組合邏輯電路的自動設計，依據給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現的方法在速度上往往受到本質是串行計算的計算機制約，因此采用硬件化設計具有重要的意義。為了證明基于FP...

  標簽： FPGA 算法 電路設計 組合邏輯

  上傳時間： 2014-01-08

  上傳用戶：909000580

• verilog參數化的課件,有興趣的可以來看下免費下載

  資源簡介：verilog參數化的課件,有興趣的可以來看下

  標簽： verilog 參數

  上傳時間： 2014-01-14

  上傳用戶：playboys0

• 參數化Viterbi譯碼器的FPGA實現免費下載

  資源簡介：本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、verilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯...

  標簽： Viterbi FPGA 參數 譯碼器

  上傳時間： 2013-04-24

  上傳用戶：waizhang

• 本系統采用Visual Foxprow 5.0編寫,面向對象可視化編程,使系統的開發工作適應目前的流行趨勢。設計時采用了常用的自頂向下的瀑布式結構化設計方法。各子系統具有獨立的數據庫結構免費下載

  資源簡介：本系統采用Visual Foxprow 5.0編寫,面向對象可視化編程,使系統的開發工作適應目前的流行趨勢。設計時采用了常用的自頂向下的瀑布式結構化設計方法。各子系統具有獨立的數據庫結構，設計時力求簡單易用，便于維護。各模塊為平行關系，彼此間無直接的參數聯系，...

  標簽： Foxprow Visual 5.0

  上傳時間： 2015-03-12

  上傳用戶：zhichenglu

• 本系統采用Visual Foxprow 5.0編寫,面向對象可視化編程,使系統的開發工作適應目前的流行趨勢。設計時采用了常用的自頂向下的瀑布式結構化設計方法。各子系統具有獨立的數據庫結構免費下載

  資源簡介：本系統采用Visual Foxprow 5.0編寫,面向對象可視化編程,使系統的開發工作適應目前的流行趨勢。設計時采用了常用的自頂向下的瀑布式結構化設計方法。各子系統具有獨立的數據庫結構，設計時力求簡單易用，便于維護。各模塊為平行關系，彼此間無直接的參數聯系，...

  標簽： Foxprow Visual 5.0

  上傳時間： 2014-01-01

  上傳用戶：gxrui1991

• 使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音免費下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用verilog HDL設計,可以是蜂鳴器發出各種不同的聲音

  標簽： verilog FPGA HDL 蜂鳴器

  上傳時間： 2013-12-21

  上傳用戶：wendy15

• 本源程序使用C51控制的PLL(SANYO LC72131)收音,可以通過HT1621驅動LCD顯示,有完整的按鍵控制程序模塊,能通過KEY進行各種功能操作,整個程序采用模塊化設計,移植方便,可以初學免費下載

  資源簡介：本源程序使用C51控制的PLL(SANYO LC72131)收音,可以通過HT1621驅動LCD顯示,有完整的按鍵控制程序模塊,能通過KEY進行各種功能操作,整個程序采用模塊化設計,移植方便,可以初學者參考使用.(之前的那個也是我上載的,怎么就沒開通?)

  標簽： 72131 SANYO 1621 C51

  上傳時間： 2013-12-17

  上傳用戶：kristycreasy

• 參數化雙譜估計,用語對參數進行估計.可以等同ARMA模型構造.可以免費下載

  資源簡介：參數化雙譜估計,用語對參數進行估計.可以等同ARMA模型構造.可以

  標簽： ARMA 參數 譜估計 模型

  上傳時間： 2013-12-04

  上傳用戶：13160677563

• verilog語言實現方波模塊設計,可以仿真綜合,可以得到理想的時序波形!免費下載

  資源簡介：verilog語言實現方波模塊設計,可以仿真綜合,可以得到理想的時序波形!

  標簽： verilog 語言 方波 仿真

  上傳時間： 2013-12-27

  上傳用戶：xfbs821

• 基于verilog HDL的自動售貨機控制電路設計: 可以對5種不同種類的貨物進行自動售貨,價格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機可以接受1元,5角免費下載

  資源簡介：基于verilog HDL的自動售貨機控制電路設計: 可以對5種不同種類的貨物進行自動售貨,價格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機可以接受1元,5角,1角三種硬幣(即有三種輸入信號IY,IWJ,IYJ),并且在一個3位7段LED(二位代表元,一位代表角)顯示以投入...

  標簽： verilog 1.00 1.50 1.80

  上傳時間： 2016-07-12

  上傳用戶：lanwei

• 幫同學做的畢業設計中用到的IIR,2階,截止頻率等參數均可以任意設置免費下載

  資源簡介：幫同學做的畢業設計中用到的IIR,2階,截止頻率等參數均可以任意設置

  標簽： IIR 畢業設計 截止頻率 參數

  上傳時間： 2014-01-04

  上傳用戶：FreeSky

• 不錯的wifi轉接參考設計 可以做rs232 usb 等轉wifi免費下載

  資源簡介：不錯的wifi轉接參考設計 可以做rs232 usb 等轉wifi

  標簽： wifi 232 usb rs

  上傳時間： 2014-01-19

  上傳用戶：cc1015285075

• 用Simulink工具箱,對導彈仿真模型進行了模塊化設計,條理清晰,信息流流向明確,具有很好 的可視化效果,增加了模塊的可移植性。最后在一定條件下仿真得出了彈道及部分參數的變化結果,結果已經得到初步免費下載

  資源簡介：用Simulink工具箱,對導彈仿真模型進行了模塊化設計,條理清晰,信息流流向明確,具有很好 的可視化效果,增加了模塊的可移植性。最后在一定條件下仿真得出了彈道及部分參數的變化結果,結果已經得到初步驗證。

  標簽： Simulink 工具箱 導彈 仿真模型

  上傳時間： 2017-01-30

  上傳用戶：遠遠ssad

• 一個用LF2407A開發定時器的源碼,可以用于其他的模塊化設計。免費下載

  資源簡介：一個用LF2407A開發定時器的源碼,可以用于其他的模塊化設計。

  標簽： 2407A 2407 LF 定時器

  上傳時間： 2014-01-04

  上傳用戶：athjac

• vhdl實現的計數器,可以從0記到999,該代碼使用模塊化設計思想,開發工具muxplus2免費下載

  資源簡介：vhdl實現的計數器,可以從0記到999,該代碼使用模塊化設計思想,開發工具muxplus2

  標簽： muxplus2 vhdl 999 計數器

  上傳時間： 2013-12-21

  上傳用戶：lunshaomo

• 本設計是用32位的并行全加器的,可以實現浮點運算!免費下載

  資源簡介：本設計是用32位的并行全加器的,可以實現浮點運算!

  標簽： 并行 全加器 浮點運算

  上傳時間： 2014-01-22

  上傳用戶：WMC_geophy

• 中文UCC2895相移全橋控制設計免費下載

  資源簡介：IC-Ucc28950改進的相移全橋控制設計UcC28950是T公司進一步改進的相移全橋控制C，它比原有標準型UCC2895主要改進為Zvs能力范圍加寬，對二次側同步整流直接控制，提高了輕載空載轉換效率，而且此時可以ON/OFF控制同步整流成為綠色產品。既可以作電流型控制，也...

  標簽： ucc2895

  上傳時間： 2022-03-31

  上傳用戶：