相 關 資 源

• 1 8位加法器的設計 2 分頻電路 3 數字秒表的設計免費下載

  資源簡介：1 8位加法器的設計 2 分頻電路 3 數字秒表的設計

  標簽： 8位 加法器 分頻電路 數字秒表

  上傳時間： 2014-01-02

  上傳用戶：hn891122

• 介紹8位加法器、分頻電路、數字秒表的PPT免費下載

  資源簡介：介紹8位加法器、分頻電路、數字秒表的PPT，帶源碼，解釋詳細，一步一步學習，是學習VHDL的好

  標簽： 8位 加法器 分頻電路

  上傳時間： 2013-12-23

  上傳用戶：Divine

• VHD設計實例8位加法器的設計分頻電路數字秒表的設計免費下載

  資源簡介：VHD設計實例8位加法器的設計分頻電路數字秒表的設計

  標簽： VHD 8位 設計實例 加法器

  上傳時間： 2014-08-10

  上傳用戶：yyq123456789

• 組合電路的設計8位加法器設計(ADD8.vhd)免費下載

  資源簡介：組合電路的設計8位加法器設計(ADD8.vhd)

  標簽： ADD vhd 組合電路 8位

  上傳時間： 2016-10-13

  上傳用戶：gonuiln

• 8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助免費下載

  資源簡介：8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助

  標簽： 8位 加法器 仿真

  上傳時間： 2017-07-22

  上傳用戶：xg262122

• 8位加法器的實現免費下載

  資源簡介：8位加法器的實現，仿真通過，并且包括仿真文件，在quartusii7.1下調試通過

  標簽： 8位 加法器

  上傳時間： 2016-06-30

  上傳用戶：xuan‘nian

• 8位加法器和減法器設計實習報告免費下載

  資源簡介：8位加法器和減法器設計實習報告

  標簽： 8位 加法器 減法器 實習報告

  上傳時間： 2013-10-22

  上傳用戶：sjyy1001

• 8位加法器的原代碼,主要內容下載看了就知道免費下載

  資源簡介：8位加法器的原代碼,主要內容下載看了就知道

  標簽： 8位 加法器 代碼

  上傳時間： 2013-12-16

  上傳用戶：思琦琦

• 8位加法器的實現免費下載

  資源簡介：8位加法器的實現，非流水線結構，很不錯。我測試過，效率比較高

  標簽： 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：bcjtao

• 加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。免費下載

  資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。

  標簽： 加法器 二進制數 二進制 運算

  上傳時間： 2016-12-29

  上傳用戶：lx9076

• 這是用VHDL實現的8位加法器免費下載

  資源簡介：這是用VHDL實現的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘免費下載

  資源簡介：大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標簽： max-plus vhdl 大學 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免費下載

  資源簡介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-11

  上傳用戶：qq521

• 高速PCB設計指南之（一~八 ）目錄 一、 1、PCB布線 2、PCB布局 3、高速PCB設計 二、 1、高密度（HD）電路設計 2、抗干擾技術 3、PCB的可靠性設計 4、電磁免費下載

  資源簡介：高速PCB設計指南之（一~八 ）目錄 一、 1、PCB布線 2、PCB布局 3、高速PCB設計 二、 1、高密度（HD）電路設計 2、抗干擾技術 3、PCB的可靠性設計 4、電磁兼容性和PCB設計約束 三、 1、改進電路設計規程提高可測性 2、混合信號PCB的分區設計 ...

  標簽： PCB 設計指南 目錄 布線

  上傳時間： 2016-04-08

  上傳用戶：woshini123456

• 本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。免費下載

  資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。

  標簽： 加法器 程序 二進制 8位

  上傳時間： 2014-11-29

  上傳用戶：270189020

• 8位加法器VHDL源程序免費下載

  資源簡介：8位加法器VHDL源程序，實驗題能夠在EDA開發系統中運行

  標簽： VHDL 8位 加法器 源程序

  上傳時間： 2013-12-29

  上傳用戶：jhksyghr

• 西門子EWSD系統概述 1 EWSD 的應用 2 EWSD 硬件概述 3 數字用戶線路單元(DLU)的功能結構 4 線路中繼組(LTG)的功能結構 5 遠端交換單元(RSU)的功能結構 6 SN 功免費下載

  資源簡介：西門子EWSD系統概述 1 EWSD 的應用 2 EWSD 硬件概述 3 數字用戶線路單元(DLU)的功能結構 4 線路中繼組(LTG)的功能結構 5 遠端交換單元(RSU)的功能結構 6 SN 功能結構 7 協調處理機(CP)的功能結構 8 SS7 網絡的功能結構 9 應用程序系統(APS) 10 EWSD 內部呼叫...

  標簽： EWSD DLU LTG RSU

  上傳時間： 2016-11-14

  上傳用戶：ruixue198909

• 基2分頻與基于分裂基的fft的實現免費下載

  資源簡介：基2分頻與基于分裂基的fft的實現，特別是新型的倒序算法提高了程序的質量

  標簽： fft 分頻 分

  上傳時間： 2016-12-27

  上傳用戶：xauthu

• 簡單的VERILOG五分頻電路描述免費下載

  資源簡介：簡單的VERILOG五分頻電路描述，可綜合。已經過檢驗

  標簽： VERILOG 分頻電路

  上傳時間： 2014-01-17

  上傳用戶：netwolf

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• 1）動態加載中間（2）規范化中間層接口 （3）解釋本地文件系統（4）基于數據庫的數據提供（5）數據庫設計（6）優化數據提供邏輯（7）程序框架結構圖免費下載

  資源簡介：1）動態加載中間（2）規范化中間層接口 （3）解釋本地文件系統（4）基于數據庫的數據提供（5）數據庫設計（6）優化數據提供邏輯（7）程序框架結構圖

  標簽： 數據 動態加載 中間層 接口

  上傳時間： 2015-03-25

  上傳用戶：CHINA526

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定免費下載

  資源簡介：8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定，而不需要依賴低位進位

  標簽： 進位 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：王小奇

• 用VHADL和Verilog HDL實現帶進位的8位加減法器。免費下載

  資源簡介：用VHADL和Verilog HDL實現帶進位的8位加減法器。

  標簽： Verilog VHADL HDL 8位

  上傳時間： 2016-07-12

  上傳用戶：bruce

• 實現一位加法器的設計免費下載

  資源簡介：實現一位加法器的設計，假設輸入參數為A,B，則輸出為A,B的和

  標簽： 加法器

  上傳時間： 2017-01-02

  上傳用戶：baiom

• Verilog寫的 8 位超前進位加法器免費下載

  資源簡介：Verilog寫的 8 位超前進位加法器

  標簽： Verilog 進位 加法器

  上傳時間： 2017-07-01

  上傳用戶：hustfanenze

• 一位加法器免費下載

  資源簡介：題目：一位加法器的設計 試實現一個十進制的1位數加法器，其中十進制數編碼為8421碼。十進制數加法可首先轉換為二進制加法來執行。然后，若得到的和大于9，則產生一個進位值，并在得到的和值上加6(這是用來補足未使用的六種輸入組合)。 要求：（1）利用...

  標簽： 加法器

  上傳時間： 2017-05-09

  上傳用戶：明天明天明天

• 基于選擇進位32位加法器的硬件電路實現免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 這兩個分別是8位乘法器的VHDL語言的實現免費下載

  資源簡介：這兩個分別是8位乘法器的VHDL語言的實現，并經過個人用QUARTUS的驗證，另外一個是奔騰處理器的設計思想

  標簽： VHDL 分 8位 乘法器

  上傳時間： 2016-12-26

  上傳用戶：kr770906