vhdl編程 實現移位寄存器 左移動和右移動
資源簡介:vhdl編程 實現移位寄存器 左移動和右移動
上傳時間: 2017-01-21
上傳用戶:sxdtlqqjl
資源簡介:vhdl編程 實現移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:GavinNeko
資源簡介:vhdl編程 實現移位寄存器。左移和右移
上傳時間: 2017-01-21
上傳用戶:aig85
資源簡介:用vhdl編的移位寄存器,具有置位,清零,裝載,方向功能.~
上傳時間: 2013-12-26
上傳用戶:小鵬
資源簡介:由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.
上傳時間: 2013-12-24
上傳用戶:bjgaofei
資源簡介:用vhdl實現雙向移位寄存器 仿真環境MAXPLUS-II,QUARTUS-
上傳時間: 2015-04-03
上傳用戶:wab1981
資源簡介:一種基于移位寄存器的CAM的vhdl實現,提供下載.
上傳時間: 2017-02-11
上傳用戶:ukuk
資源簡介:用Verilog實現的移位寄存器,可以實現左移、右移等功能
上傳時間: 2014-01-23
上傳用戶:520
資源簡介:電子拔河游戲的實現, 二極管,移位寄存器和計數器的實現
上傳時間: 2014-12-01
上傳用戶:yzy6007
資源簡介:條屏控制器的CPLD編程,主要完成移位寄存器、編碼器和譯碼器的功能
上傳時間: 2015-05-12
上傳用戶:hopy
資源簡介:SRL16是Virtex器件中的一個移位寄存器查找表。它有4個輸入用來選擇輸出序列的長度。使用XCV50-6器件實現,共占用5個Slice。用來生成gold碼。
上傳時間: 2015-06-16
上傳用戶:水中浮云
資源簡介:兩個移位寄存器74HC595與74HC165編程
上傳時間: 2013-11-26
上傳用戶:yxgi5
資源簡介:該程序用于實現密碼學中的線性反饋移位寄存器的模擬,本程序以5級為例,并可以判斷輸出數列的周期
上傳時間: 2014-01-23
上傳用戶:daoxiang126
資源簡介:流密碼算法的實現,通過用線性移位寄存器設計密鑰流產生器,然后用該密鑰對美國《獨立宣言》這段英文進行加密
上傳時間: 2013-12-28
上傳用戶:ikemada
資源簡介:移位寄存器,異步清零,異步置數,左移右移可控,具有循環移位功能
上傳時間: 2016-02-26
上傳用戶:zhangzhenyu
資源簡介:CRC校驗串行實現方法,verilog源碼,利用反饋線性移位寄存器的方法,實現簡單,適用于串行通信協議中的CRC校驗.
上傳時間: 2014-11-24
上傳用戶:朗朗乾坤
資源簡介:用移位寄存器產生M序列的MATLAB軟件實現
上傳時間: 2016-04-22
上傳用戶:qiaoyue
資源簡介:vhdl的44個實例 包括:8位相等比較器、步進電機控制器、移位寄存器等
上傳時間: 2013-12-13
上傳用戶:lizhen9880
資源簡介:實現產生偽隨機序列的部件 —— 線性反饋移位寄存器單元。 SFlog2為擴頻因子的底數為2的對數值,cycle為PN序列的周期,其值為2^SFlog2。initial_state為移位寄存器的初始狀態,generator_polynomial_coefficient為生成PN序列所需的本原多項式,對應于移位寄存...
上傳時間: 2016-08-12
上傳用戶:zukfu
資源簡介:電子通信系統的建模與仿真 第4章 電子線路仿真試驗 4.1 信號合并 4.2 微積分 4.3 觸發器 4.4 分頻器 4.5 使能開關 4.6 編程開關 4.7 移位寄存器 4.8 整流電路 4.9 駐波演示 4.10 超外差式接收機
上傳時間: 2016-09-06
上傳用戶:zwei41
資源簡介:m序列生成程序matlab實現此函數用來生成最大長度線性移位寄存器序列
上傳時間: 2013-12-14
上傳用戶:yt1993410
資源簡介:雙向移位寄存器的vhdl源程序,自己做實驗編寫的可以用 謝謝大家
上傳時間: 2014-01-21
上傳用戶:zhuyibin
資源簡介:8位雙向移位寄存器: 實現串行數據與并行數據的轉換,移位寄存數據功能的
上傳時間: 2016-12-23
上傳用戶:fxf126@126.com
資源簡介:移位寄存器和9人表決器電路的vhdl設計方案
上傳時間: 2014-01-10
上傳用戶:wangzhen1990
資源簡介:帶有同步預置的加載左右移位寄存器vhdl源代碼
上傳時間: 2013-12-09
上傳用戶:xsnjzljj
資源簡介:線性反饋移位寄存器的matlab實現,可以任意設置抽頭(抽頭數小于等于3)
上傳時間: 2014-12-06
上傳用戶:redmoons
資源簡介:并入串出移位寄存器和8路并行輸出串行移位寄存器的vhdl代碼,經Quartus II 5.1驗證可用
上傳時間: 2013-12-26
上傳用戶:D&L37
資源簡介:非常實用的基于vhdl的移位寄存器實驗,適合感興趣的學習者學習,可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-10
上傳用戶:
資源簡介:16位帶有并行預置功能的右移移位寄存器,CLK1是時鐘信號, LOAD是并行數據使能信號,QB是串行輸出端口
上傳時間: 2013-04-24
上傳用戶:diamondsGQ
資源簡介:線性移位寄存器是流密碼的重要組成部分,該程序就是實現該方法。
上傳時間: 2013-12-12
上傳用戶:cjl42111