用vhdl編寫的十進制計數(shù)器,內(nèi)部說明詳細。
資源簡介:用vhdl編寫的十進制計數(shù)器,內(nèi)部說明詳細。
上傳時間: 2017-02-26
上傳用戶:asasasas
資源簡介:這是用vhdl設(shè)計的十進制計數(shù)器,兩個vhdl程序分別說明了out和buffer的區(qū)別
上傳時間: 2014-01-22
上傳用戶:tfyt
資源簡介:用vhdl編寫的pci源代碼。花了我2000多元錢買來的,編譯通過!
上傳時間: 2013-08-29
上傳用戶:brilliantchen
資源簡介:用vhdl編寫的基于fpga的數(shù)字頻率計程序算法
上傳時間: 2013-09-07
上傳用戶:chfanjiang
資源簡介:maxplus2為開發(fā)環(huán)境 vhdl編寫的自由 計數(shù)器 程序
上傳時間: 2014-01-01
上傳用戶:hxy200501
資源簡介:此為用vhdl編寫的可實現(xiàn)動感圖像的點陣,做于05年2月,顯示BUPT并有飛鳥圖像顯示
上傳時間: 2013-12-25
上傳用戶:ls530720646
資源簡介:用vhdl編寫的關(guān)于SCAN的一個小程序,希望大家看了后能喜歡,也可以學(xué)學(xué)喲!
上傳時間: 2013-12-24
上傳用戶:cjl42111
資源簡介:用vhdl編寫的8250,內(nèi)附波形分析,設(shè)計思路,以及具體的程序代碼
上傳時間: 2013-12-23
上傳用戶:tb_6877751
資源簡介:(用matlab編寫的十進制的遺傳算法程序)實數(shù)編碼遺傳算法
上傳時間: 2015-04-24
上傳用戶:xsnjzljj
資源簡介:用vhdl編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器
上傳時間: 2014-12-02
上傳用戶:xaijhqx
資源簡介:用vhdl編寫的基于fpga的數(shù)字頻率計程序算法
上傳時間: 2015-05-03
上傳用戶:ruixue198909
資源簡介:這個是用vhdl編寫的乘法器,僅僅供大家參考
上傳時間: 2015-05-06
上傳用戶:我們的船長
資源簡介:這是用vhdl編寫的四位加法器,請多指教
上傳時間: 2013-12-12
上傳用戶:yepeng139
資源簡介:此為一用vhdl編寫的硬件游戲程序,在16*16的點陣上實現(xiàn)了打飛機游戲,可以打飛機,也可以把飛機躲過去。挺有意思的。
上傳時間: 2013-12-27
上傳用戶:fredguo
資源簡介:在xilinx的ise環(huán)境下用vhdl編寫的一個時鐘程序。
上傳時間: 2015-06-06
上傳用戶:asddsd
資源簡介:用vhdl編寫的8位全加器,數(shù)字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:用vhdl編寫的并串轉(zhuǎn)換和串并轉(zhuǎn)換實例,希望對您有所幫助,其中輸入數(shù)據(jù)是時鐘的16倍
上傳時間: 2015-06-08
上傳用戶:1079836864
資源簡介:用vhdl編寫的由FPGA控制SDRAM的存儲控制程序
上傳時間: 2013-12-14
上傳用戶:waizhang
資源簡介:一個用vhdl編寫的在CPLD上實現(xiàn)模擬交通燈的程序源代碼
上傳時間: 2014-01-24
上傳用戶:宋桃子
資源簡介:用vhdl編寫的時鐘 主要實現(xiàn)了時鐘功能時間調(diào)教功能有待實現(xiàn)
上傳時間: 2013-12-17
上傳用戶:zl5712176
資源簡介:用vhdl編寫的fifo隊列.可以在maxplus2平臺上使用.
上傳時間: 2015-06-16
上傳用戶:zhangliming420
資源簡介:一個用vhdl編寫的一個cmi解碼編碼程序。可以對數(shù)據(jù)進行編碼技術(shù)。加密。
上傳時間: 2015-07-18
上傳用戶:大三三
資源簡介:用vhdl 編寫的一個16位的cpu 設(shè)計方案,可以執(zhí)行8條指令。
上傳時間: 2015-07-19
上傳用戶:shawvi
資源簡介:這是用vhdl編寫的FPGA與計算機進行串口通信的程序和一個LED程序
上傳時間: 2015-07-22
上傳用戶:sunjet
資源簡介:這是用vhdl編寫的譯碼程序,程序簡單易懂
上傳時間: 2015-07-22
上傳用戶:lizhizheng88
資源簡介:是用vhdl編寫的電子時鐘,用兩個鍵控制,在選中調(diào)節(jié)時,該位還閃爍。
上傳時間: 2015-10-05
上傳用戶:ggwz258
資源簡介:用vhdl編寫的pci源代碼。花了我2000多元錢買來的,編譯通過!
上傳時間: 2014-01-14
上傳用戶:csgcd001
資源簡介:用vhdl編寫的一個出租車計費器,起步6元計2公里,此后每半公里計0.8元,停車等待每2.5分計0.8元。通過仿真,但未下載到CPLD測試
上傳時間: 2013-12-24
上傳用戶:caixiaoxu26
資源簡介:用vhdl編寫的URAT程序,適合教學(xué)或自學(xué)使用
上傳時間: 2014-01-04
上傳用戶:jyycc
資源簡介:用vhdl編寫的UART源程序,請需要的朋友下載
上傳時間: 2015-11-11
上傳用戶:磊子226