標(biāo)簽: FPGA 大型 多時(shí)鐘 策略 發(fā)布者:struggle10000上傳時(shí)間:2016-11-16
標(biāo)簽: VHDL 程序 硬件描述語(yǔ)言 分頻 發(fā)布者:pc1667pc1667上傳時(shí)間:2016-11-15
標(biāo)簽: Controller SDRAM 文檔 工程 發(fā)布者:gxjun686上傳時(shí)間:2016-11-15
標(biāo)簽: UART 發(fā)送 程序 發(fā)布者:woshishenb上傳時(shí)間:2016-11-14
標(biāo)簽: vhdl SPI 接口 代碼 發(fā)布者:yeling023上傳時(shí)間:2016-11-14
標(biāo)簽: plus MAX 編譯 模 發(fā)布者:fairbank上傳時(shí)間:2016-11-14
標(biāo)簽: FSK 通信系統(tǒng) 調(diào)制 程序 發(fā)布者:jipigu上傳時(shí)間:2016-11-14
標(biāo)簽: VHDL 100 語(yǔ)言 發(fā)布者:lhf123290507上傳時(shí)間:2016-11-13
標(biāo)簽: Quartus MAX2 串口通信 發(fā)布者:feitiandy001上傳時(shí)間:2016-11-13
標(biāo)簽: 0809 ADC 模擬信號(hào) 采樣 發(fā)布者:muye0422上傳時(shí)間:2016-11-13
標(biāo)簽: quartusII 發(fā)布者:l991090150上傳時(shí)間:2016-11-13
標(biāo)簽: application PicoBlaze developed Xilinx 發(fā)布者:red2years上傳時(shí)間:2016-11-13
標(biāo)簽: IEEE USE STD_LOGIC_ARITH STD_LOGIC_UNSIG 發(fā)布者:SLing2008上傳時(shí)間:2016-11-12
標(biāo)簽: VHDL 程序 初學(xué)者 算法 發(fā)布者:bing1728上傳時(shí)間:2016-11-12
標(biāo)簽: dsb 系統(tǒng) 模 家 發(fā)布者:ZOUTING上傳時(shí)間:2016-11-11
標(biāo)簽: VHDL 語(yǔ)言 仿真 音樂設(shè)計(jì) 發(fā)布者:dongchenxi2上傳時(shí)間:2016-11-11
標(biāo)簽: counter cout LMP bit 發(fā)布者:villyc上傳時(shí)間:2016-11-11
標(biāo)簽: VHDL 硬件描述語(yǔ)言 流水燈 程序 發(fā)布者:zhuxiaobei123上傳時(shí)間:2016-11-10
標(biāo)簽: MIC 輸入 音頻 發(fā)布者:liyueyuan2011上傳時(shí)間:2016-11-10
標(biāo)簽: PS2 鍵盤 輸入 液晶模塊 發(fā)布者:zergwyk上傳時(shí)間:2016-11-10
標(biāo)簽: VERILOG FPGA 初學(xué)者 流水燈 發(fā)布者:yitiaojin135上傳時(shí)間:2016-11-10
標(biāo)簽: Quartus vhdl 程序 軟件 發(fā)布者:lkconan上傳時(shí)間:2016-11-09
