相 關(guān) 資 源

• DDR SDRAM控制器的VHDL源代碼免費(fèi)下載

  資源簡介：DDR SDRAM控制器的VHDL源代碼，含詳細(xì)設(shè)計(jì)文檔。 The DDR, DCM, and SelectI/O&#8482 features in the Virtex&#8482 -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...

  標(biāo)簽： SDRAM VHDL DDR 控制器

  上傳時(shí)間： 2014-11-01

  上傳用戶：l254587896

• ISE MIG1.6 生成的DDR SDRAM控制器代碼（含TESHBENCH）免費(fèi)下載

  資源簡介：ISE MIG1.6 生成的DDR SDRAM控制器代碼（含TESHBENCH）

  標(biāo)簽： TESHBENCH SDRAM ISE 1.6

  上傳時(shí)間： 2014-11-09

  上傳用戶：hakim

• ddr SDRAM 的vhdl實(shí)現(xiàn)免費(fèi)下載

  資源簡介：ddr SDRAM 的vhdl實(shí)現(xiàn)，包括各個(gè)模塊的實(shí)現(xiàn)以及仿真文件

  標(biāo)簽： SDRAM vhdl ddr

  上傳時(shí)間： 2016-12-05

  上傳用戶：jichenxi0730

• 基于VHDL編寫的DDR-SDRAM控制器的編程免費(fèi)下載

  資源簡介：基于VHDL編寫的DDR-SDRAM控制器的編程，目前是業(yè)界常用的RAM控制器

  標(biāo)簽： DDR-SDRAM VHDL 編寫 控制器

  上傳時(shí)間： 2017-01-19

  上傳用戶：lz4v4

• SDRAM 控制器 Verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：SDRAM 控制器 Verilog實(shí)現(xiàn)，很有借鑒意義。

  標(biāo)簽： Verilog SDRAM 控制器

  上傳時(shí)間： 2017-07-27

  上傳用戶：爺?shù)臍赓|(zhì)

• 基于FPGA的SDRAM控制器設(shè)計(jì)及應(yīng)用.rar免費(fèi)下載

  資源簡介：在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動(dòng)態(tài)隨機(jī)存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所...

  標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)

  上傳時(shí)間： 2013-07-19

  上傳用戶：dct灬fdc

• 基于FPGA的SDRAM控制器設(shè)計(jì)及應(yīng)用免費(fèi)下載

  資源簡介：在國家重大科學(xué)工程HIRFL-CSR的CSR控制系統(tǒng)中，需要高速數(shù)據(jù)獲取和處理系統(tǒng)。該系統(tǒng)通常采用存儲器作為數(shù)據(jù)緩沖存儲。同步動(dòng)態(tài)隨機(jī)存儲器SDRAM憑借其集成度高、功耗低、可靠性高、處理能力強(qiáng)等優(yōu)勢成為最佳選擇。但是SDRAM卻具有復(fù)雜的時(shí)序，為了降低成本，所...

  標(biāo)簽： SDRAM FPGA 制器設(shè)計(jì)

  上傳時(shí)間： 2013-07-11

  上傳用戶：hasan2015

• 利用v4fpga實(shí)現(xiàn)SDRAM ddr控制器設(shè)計(jì)免費(fèi)下載

  資源簡介：利用v4fpga實(shí)現(xiàn)SDRAM ddr控制器設(shè)計(jì)，很詳細(xì)的，很實(shí)用的資料

  標(biāo)簽： v4fpga SDRAM ddr 制器設(shè)計(jì)

  上傳時(shí)間： 2014-09-09

  上傳用戶：qq521

• SDRAM控制器的設(shè)計(jì)與VHDL實(shí)現(xiàn) 是pdf格式的。在工程中實(shí)現(xiàn)過免費(fèi)下載

  資源簡介：SDRAM控制器的設(shè)計(jì)與VHDL實(shí)現(xiàn) 是pdf格式的。在工程中實(shí)現(xiàn)過

  標(biāo)簽： SDRAM VHDL 控制器

  上傳時(shí)間： 2016-04-23

  上傳用戶：zjf3110

• 這個(gè)設(shè)計(jì)是使用Virtex-4實(shí)現(xiàn)DDR的控制器的免費(fèi)下載

  資源簡介：這個(gè)設(shè)計(jì)是使用Virtex-4實(shí)現(xiàn)DDR的控制器的，設(shè)計(jì)分為三個(gè)主要模塊：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,當(dāng)然還有測試模塊。

  標(biāo)簽： Virtex DDR 控制器

  上傳時(shí)間： 2017-05-20

  上傳用戶：llandlu

• DDR（雙速率）SDRAM控制器參考設(shè)計(jì)免費(fèi)下載

  資源簡介：DDR（雙速率）SDRAM控制器參考設(shè)計(jì)，xilinx提供

  標(biāo)簽： SDRAM DDR 雙速 參考設(shè)計(jì)

  上傳時(shí)間： 2014-11-29

  上傳用戶：

• 基于FPGA的SDRAM控制器的設(shè)計(jì)和實(shí)現(xiàn),還比較好勒.免費(fèi)下載

  資源簡介：基于FPGA的SDRAM控制器的設(shè)計(jì)和實(shí)現(xiàn),還比較好勒.

  標(biāo)簽： SDRAM FPGA 控制器 比較

  上傳時(shí)間： 2016-05-08

  上傳用戶：jqy_china

• 基于FPGA 實(shí)現(xiàn)DDR SDRAM的控制器免費(fèi)下載

  資源簡介：基于FPGA 實(shí)現(xiàn)DDR SDRAM的控制器

  標(biāo)簽： SDRAM FPGA DDR 控制器

  上傳時(shí)間： 2014-01-04

  上傳用戶：15071087253

• cpld 控制 8-32M SDRAM 控制器 maxII epm570實(shí)現(xiàn)。 pdf 的說明文件免費(fèi)下載

  資源簡介：cpld 控制 8-32M SDRAM 控制器 maxII epm570實(shí)現(xiàn)。 pdf 的說明文件

  標(biāo)簽： SDRAM maxII cpld 570

  上傳時(shí)間： 2016-10-13

  上傳用戶：vodssv

• DDR（雙速率）SDRAM控制器參考設(shè)計(jì)verilog代碼免費(fèi)下載

  資源簡介：DDR（雙速率）SDRAM控制器參考設(shè)計(jì)verilog代碼，可以直接用的，很好的

  標(biāo)簽： verilog SDRAM DDR 雙速

  上傳時(shí)間： 2016-10-26

  上傳用戶：coeus

• 基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡介免費(fèi)下載

  資源簡介：該文檔為基于FPGA的SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)簡介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga SDRAM 控制器

  上傳時(shí)間： 2021-11-23

  上傳用戶：

• 用Xilinx_FPGA實(shí)現(xiàn)DDR_SDRAM控制器免費(fèi)下載

  資源簡介：·摘要：? DDB SDRAM使用雙倍數(shù)據(jù)速率結(jié)構(gòu),它能獲得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成與DSP、FPGA之間的通信.由于Xilinx VirtexTM-4系列FPGA具備ChipSync源同步技術(shù)等優(yōu)勢,本設(shè)計(jì)采用它來實(shí)現(xiàn)DDRSDRAM控制器.該DDR SDRAM控制器采用直...

  標(biāo)簽： Xilinx_FPGA DDR_SDRAM 控制器

  上傳時(shí)間： 2013-05-24

  上傳用戶：zxc23456789

• 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例.pdf,VHDL語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例.pdf,VHDL語言實(shí)現(xiàn)，7.1 半整數(shù)分頻器的設(shè)計(jì)7.2 音樂發(fā)生器7.3 2FSK/2PSK信號產(chǎn)生器7.4 實(shí)用多功能電子表7.5 交通燈控制器 7.6 數(shù)字頻率計(jì).值得一看。

  標(biāo)簽： VHDL 數(shù)字系統(tǒng) 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2015-08-31

  上傳用戶：lhw888

• SDRAM控制器的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡介：SDRAM控制器的VHDL實(shí)現(xiàn)，pdf格式，有需要多的，聯(lián)系我

  標(biāo)簽： SDRAM VHDL 控制器

  上傳時(shí)間： 2014-12-01

  上傳用戶：sz_hjbf

• SDRAM 控制器的verilog 實(shí)現(xiàn)免費(fèi)下載

  資源簡介：SDRAM 控制器的verilog 實(shí)現(xiàn)，包括用戶邏輯和控制器的設(shè)計(jì)

  標(biāo)簽： verilog SDRAM 控制器

  上傳時(shí)間： 2013-12-12

  上傳用戶：

• 局域網(wǎng)與廣域網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) PDF免費(fèi)下載

  資源簡介：局域網(wǎng)與廣域網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) PDF

  標(biāo)簽： 局域網(wǎng) 廣域網(wǎng)

  上傳時(shí)間： 2013-07-13

  上傳用戶：eeworm

• 局域網(wǎng)與廣域網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) pdf版免費(fèi)下載

  資源簡介：局域網(wǎng)與廣域網(wǎng)的設(shè)計(jì)與實(shí)現(xiàn) pdf版

  標(biāo)簽： 局域網(wǎng) 廣域網(wǎng)

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• 可編程序自動(dòng)控制器設(shè)計(jì)范例大全-420頁-5.7M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G 可編程序自動(dòng)控制器設(shè)計(jì)范例大全-420頁-5.7M.pdf

  標(biāo)簽： 420 5.7 可編程序

  上傳時(shí)間： 2013-07-04

  上傳用戶：小鵬

• 基于FPGA的圖像處理平臺及3D加速引擎的設(shè)計(jì).rar免費(fèi)下載

  資源簡介：3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分，以往在軟件平臺上對3D引擎的研究，實(shí)現(xiàn)了復(fù)雜的渲染模型和渲染算法，但這些復(fù)雜算法與模型在FPGA上綜合實(shí)現(xiàn)具有一定難度，針對FPGA的3D加速引擎設(shè)計(jì)及其平臺實(shí)現(xiàn)需要進(jìn)一步研究。 本文在研究3D加速引擎結(jié)構(gòu)的基礎(chǔ)...

  標(biāo)簽： FPGA 3D加速 圖像

  上傳時(shí)間： 2013-07-30

  上傳用戶：lepoke

• 使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： Verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-08-08

  上傳用戶：litianchu

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn) pdf免費(fèi)下載

  資源簡介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2013-08-22

  上傳用戶：kaje

• 基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)（VHDL語言）免費(fèi)下載

  資源簡介：基于FPGA液晶控制器設(shè)計(jì)與實(shí)現(xiàn)，采用VHDL硬件描述語言。

  標(biāo)簽： FPGA VHDL 液晶 制器設(shè)計(jì)

  上傳時(shí)間： 2013-08-29

  上傳用戶：shen_dafa

• 基于EPM1240的SDRAM控制器的設(shè)計(jì)免費(fèi)下載

  資源簡介：通過設(shè)計(jì)基于CPLD 的SDRAM 控制器接口，可以在STM系列、ARM系列、STC系列等單片機(jī)和DSP等微處理器的外部連接SDRAM，增加系統(tǒng)的存儲空間。

  標(biāo)簽： SDRAM 1240 EPM 控制器

  上傳時(shí)間： 2013-11-14

  上傳用戶：feifei0302

• 使用VHDL實(shí)現(xiàn)十字路口交通燈控制器設(shè)計(jì)免費(fèi)下載

  資源簡介：使用VHDL實(shí)現(xiàn)十字路口交通燈控制器設(shè)計(jì)，適用于初學(xué)者

  標(biāo)簽： VHDL 十字路口 交通燈 制器設(shè)計(jì)

  上傳時(shí)間： 2015-02-15

  上傳用戶：yuzsu

• 用MATLAB實(shí)現(xiàn)的神經(jīng)網(wǎng)絡(luò)控制器設(shè)計(jì)程序以及性能測試仿真程序免費(fèi)下載

  資源簡介：用MATLAB實(shí)現(xiàn)的神經(jīng)網(wǎng)絡(luò)控制器設(shè)計(jì)程序以及性能測試仿真程序

  標(biāo)簽： MATLAB 神經(jīng)網(wǎng)絡(luò) 控制器 性能測試

  上傳時(shí)間： 2015-03-13

  上傳用戶：黑漆漆