相 關(guān) 資 源

• 這是關(guān)于vhdl時鐘的源代碼免費下載

  資源簡介：這是關(guān)于vhdl時鐘的源代碼，歡迎大家下載交流！

  標簽： vhdl 時鐘 源代碼

  上傳時間： 2014-10-25

  上傳用戶：jqy_china

• 基于FPGA的vhdl時鐘程序 本程序是基于FPGA的時鐘程序,可用按鍵控制較時,有秒閃,調(diào)時指示!!!免費下載

  資源簡介：基于FPGA的vhdl時鐘程序 本程序是基于FPGA的時鐘程序,可用按鍵控制較時,有秒閃,調(diào)時指示!!!

  標簽： FPGA vhdl 時鐘程序 按鍵控制

  上傳時間： 2013-12-18

  上傳用戶：wys0120

• 兩個按鍵控制校時的vhdl時鐘源碼免費下載

  資源簡介：兩個按鍵控制校時的vhdl時鐘源碼，帶定時鬧鐘和日歷功能

  標簽： vhdl 按鍵控制 校時 時鐘

  上傳時間： 2013-12-16

  上傳用戶：shawvi

• vhdl語言的高頻時鐘分頻模塊免費下載

  資源簡介：vhdl語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。

  標簽： vhdl 語言 分頻 模塊

  上傳時間： 2013-08-10

  上傳用戶：zxh122

• vhdl語言編寫的時鐘顯示代碼免費下載

  資源簡介：vhdl語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯

  標簽： vhdl 語言 編寫 時鐘顯示

  上傳時間： 2013-08-19

  上傳用戶：bpgfl

• 通過fpga產(chǎn)生時鐘的vhdl源碼免費下載

  資源簡介：通過fpga產(chǎn)生時鐘的vhdl源碼，QII7.1下調(diào)試通過

  標簽： fpga vhdl 時鐘 源碼

  上傳時間： 2013-08-24

  上傳用戶：wtrl

• FPGA用vhdl語言編寫24小時時鐘免費下載

  資源簡介：簡單明了的vhdl程序?qū)崿F(xiàn)24小時計時時鐘！

  標簽： FPGA vhdl 語言 編寫

  上傳時間： 2013-10-19

  上傳用戶：ikemada

• FPGA用vhdl語言編寫24小時時鐘免費下載

  資源簡介：簡單明了的vhdl程序?qū)崿F(xiàn)24小時計時時鐘！

  標簽： FPGA vhdl 語言 編寫

  上傳時間： 2013-11-02

  上傳用戶：nem567397

• 用vhdl語言來實現(xiàn)一個電子時鐘免費下載

  資源簡介：用vhdl語言來實現(xiàn)一個電子時鐘，可以調(diào)時間。小時，分，秒。可以下載到實驗箱來運行驗證。

  標簽： vhdl 語言 電子時鐘

  上傳時間： 2013-12-22

  上傳用戶：253189838

• vhdl 很好用于串行通信. 三個模快,發(fā)生時鐘,發(fā)送和 接收過程免費下載

  資源簡介：vhdl 很好用于串行通信. 三個模快,發(fā)生時鐘,發(fā)送和 接收過程

  標簽： vhdl 串行通信 模 發(fā)生

  上傳時間： 2015-04-25

  上傳用戶：whenfly

• 該文件可用vhdl語言實現(xiàn)時鐘8倍頻免費下載

  資源簡介：該文件可用vhdl語言實現(xiàn)時鐘8倍頻，運行環(huán)境可在maxplus2和ise的仿真軟件上

  標簽： vhdl 語言 實現(xiàn)時鐘 倍頻

  上傳時間： 2015-04-28

  上傳用戶：gaome

• 用vhdl編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器免費下載

  資源簡介：用vhdl編寫的數(shù)字時鐘,可變寬度脈沖產(chǎn)生器

  標簽： vhdl 編寫 數(shù)字時鐘 可變寬度脈沖

  上傳時間： 2014-12-02

  上傳用戶：xaijhqx

• 系統(tǒng)時鐘的vhdl電路免費下載

  資源簡介：系統(tǒng)時鐘的vhdl電路，適合有一定經(jīng)驗的編程人員，希望能對你們有幫助。

  標簽： vhdl 系統(tǒng)時鐘 電路

  上傳時間： 2014-01-09

  上傳用戶：xyipie

• 簡單的可配置dpll的vhdl代碼。 用于時鐘恢復(fù)后的相位抖動的濾波有很好的效果免費下載

  資源簡介：簡單的可配置dpll的vhdl代碼。 用于時鐘恢復(fù)后的相位抖動的濾波有很好的效果， 而且可以參數(shù)化配置pll的級數(shù)。

  標簽： dpll vhdl 可配置 代碼

  上傳時間： 2013-12-14

  上傳用戶：lwwhust

• 在xilinx的ise環(huán)境下用vhdl編寫的一個時鐘程序。免費下載

  資源簡介：在xilinx的ise環(huán)境下用vhdl編寫的一個時鐘程序。

  標簽： xilinx vhdl ise 環(huán)境

  上傳時間： 2015-06-06

  上傳用戶：asddsd

• 電子時鐘vhdl程序與仿真 10進制計數(shù)器設(shè)計與仿真 6進制計數(shù)器設(shè)計與仿真免費下載

  資源簡介：電子時鐘vhdl程序與仿真 10進制計數(shù)器設(shè)計與仿真 6進制計數(shù)器設(shè)計與仿真

  標簽： vhdl 仿真 進制計數(shù)器 電子時鐘

  上傳時間： 2014-08-13

  上傳用戶：ztj182002

• LED控制vhdl程序與仿真 分別介紹采用FPGA對LED進行靜態(tài)和動態(tài)顯示的數(shù)字時鐘控制程序免費下載

  資源簡介：LED控制vhdl程序與仿真 分別介紹采用FPGA對LED進行靜態(tài)和動態(tài)顯示的數(shù)字時鐘控制程序

  標簽： LED FPGA vhdl 控制

  上傳時間： 2014-01-03

  上傳用戶：lgnf

• 用vhdl編寫的時鐘 主要實現(xiàn)了時鐘功能時間調(diào)教功能有待實現(xiàn)免費下載

  資源簡介：用vhdl編寫的時鐘 主要實現(xiàn)了時鐘功能時間調(diào)教功能有待實現(xiàn)

  標簽： vhdl 時鐘 編寫

  上傳時間： 2013-12-17

  上傳用戶：zl5712176

• 用vhdl語言寫的時鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。免費下載

  資源簡介：用vhdl語言寫的時鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環(huán)境可用Maxplus或Quartus。

  標簽： Maxplus Quartus vhdl 7128

  上傳時間： 2015-06-16

  上傳用戶：851197153

• ALU算術(shù)邏輯單元的簡單實現(xiàn),利用vhdl語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖免費下載

  資源簡介：ALU算術(shù)邏輯單元的簡單實現(xiàn),利用vhdl語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖

  標簽： vhdl ALU 算術(shù) 加法

  上傳時間： 2014-01-05

  上傳用戶：franktu

• vhdl數(shù)字時鐘設(shè)計 目的免費下載

  資源簡介：vhdl數(shù)字時鐘設(shè)計 目的，原理仿真 源程序

  標簽： vhdl 數(shù)字 時鐘設(shè)計

  上傳時間： 2013-12-30

  上傳用戶：極客

• 這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器免費下載

  資源簡介：這是用vhdl 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運用時，不需要閱讀vhdl源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調(diào)用clk_div2n.bsf。

  標簽： vhdl 語言 編寫 參數(shù)

  上傳時間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• vhdl源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效免費下載

  資源簡介：vhdl源代碼.設(shè)計一個帶有異步清0功能的十進制計數(shù)器。計數(shù)器時鐘clk上升沿有效，清零端為clrn,進位輸出為co。

  標簽： vhdl clk 源代碼 十進制計數(shù)器

  上傳時間： 2014-11-21

  上傳用戶：xc216

• 多功能電子時鐘的vhdl源代碼。使用MAX+PLUS II進行編譯。該文檔有詳細的說明和程序注釋。免費下載

  資源簡介：多功能電子時鐘的vhdl源代碼。使用MAX+PLUS II進行編譯。該文檔有詳細的說明和程序注釋。

  標簽： vhdl PLUS MAX 多功能

  上傳時間： 2015-09-04

  上傳用戶：2467478207

• 是用vhdl編寫的電子時鐘免費下載

  資源簡介：是用vhdl編寫的電子時鐘，用兩個鍵控制，在選中調(diào)節(jié)時，該位還閃爍。

  標簽： vhdl 編寫 電子時鐘

  上傳時間： 2015-10-05

  上傳用戶：ggwz258

• 這是一個用vhdl編的一個計數(shù)時鐘的設(shè)計,程序各個模塊都有,希望和大家多多交流免費下載

  資源簡介：這是一個用vhdl編的一個計數(shù)時鐘的設(shè)計,程序各個模塊都有,希望和大家多多交流

  標簽： vhdl 時鐘 家 交流

  上傳時間： 2013-12-04

  上傳用戶：stewart·

• AD9851的vhdl串行控制程序（9851系統(tǒng)時鐘內(nèi)部指定）免費下載

  資源簡介：AD9851的vhdl串行控制程序（9851系統(tǒng)時鐘內(nèi)部指定）

  標簽： 9851 vhdl AD 串行控制

  上傳時間： 2013-12-30

  上傳用戶：遠遠ssad

• vhdl實現(xiàn)數(shù)字時鐘免費下載

  資源簡介：vhdl實現(xiàn)數(shù)字時鐘，利用數(shù)碼管和CPLD 設(shè)計的計數(shù)器實現(xiàn)一個數(shù)字時鐘，可以顯示小時，分鐘，秒。程序主要要靠考慮十進制和六十進制計數(shù)器的編寫。 以上實驗的程序都在源代碼中有詳細的注釋

  標簽： vhdl 數(shù)字時鐘

  上傳時間： 2015-10-15

  上傳用戶：363186

• 用vhdl語言實現(xiàn)數(shù)顯時鐘免費下載

  資源簡介：用vhdl語言實現(xiàn)數(shù)顯時鐘，devid200.vhd為分頻模塊，scan.vhd為LED掃描模塊，timecount.vhd為計數(shù)模塊

  標簽： vhdl 語言 數(shù)顯 時鐘

  上傳時間： 2013-12-25

  上傳用戶：gtf1207

• vhdl經(jīng)典源代碼——時鐘設(shè)計免費下載

  資源簡介：vhdl經(jīng)典源代碼——時鐘設(shè)計，入門者必須掌握

  標簽： vhdl 源代碼 時鐘設(shè)計

  上傳時間： 2015-11-18

  上傳用戶：225588