相 關(guān) 資 源

• 《Digital Logic And Microprocessor Design With VHDL》免費(fèi)下載

  資源簡(jiǎn)介：《Digital Logic And Microprocessor Design With VHDL》，CPU設(shè)計(jì)經(jīng)典參考書(shū)

  標(biāo)簽： Microprocessor Digital Design Logic

  上傳時(shí)間： 2013-11-29

  上傳用戶(hù)：我干你啊

• Digital Design with VHDL免費(fèi)下載

  資源簡(jiǎn)介：Digital Design with VHDL

  標(biāo)簽： Digital Design VHDL with

  上傳時(shí)間： 2017-03-13

  上傳用戶(hù)：yuanyuan123

• DDS Design with vhdl language.免費(fèi)下載

  資源簡(jiǎn)介：DDS Design with vhdl language.

  標(biāo)簽： language Design with vhdl

  上傳時(shí)間： 2015-09-11

  上傳用戶(hù)：Avoid98

• Circuit Design with VHDL-2005-MIT Pre免費(fèi)下載

  資源簡(jiǎn)介：Circuit Design with VHDL-2005-MIT Pre

  標(biāo)簽： Circuit Design 2005 with

  上傳時(shí)間： 2014-01-15

  上傳用戶(hù)：gaojiao1999

• Circuit Design with VHDL 美國(guó)麻省理工學(xué)院的經(jīng)典教材 而且最重要的是已經(jīng)經(jīng)過(guò)去保護(hù)的免費(fèi)下載

  資源簡(jiǎn)介：Circuit Design with VHDL 美國(guó)麻省理工學(xué)院的經(jīng)典教材 而且最重要的是已經(jīng)經(jīng)過(guò)去保護(hù)的，可以復(fù)制，可以打印，給大家分享！

  標(biāo)簽： Circuit Design with VHDL

  上傳時(shí)間： 2016-03-16

  上傳用戶(hù)：啊颯颯大師的

• circuit Design with vhdl by pedroni免費(fèi)下載

  資源簡(jiǎn)介：circuit Design with vhdl by pedroni

  標(biāo)簽： circuit pedroni Design with

  上傳時(shí)間： 2014-12-07

  上傳用戶(hù)：jjj0202

• Hardware Design with VHDL Design Example: UART免費(fèi)下載

  資源簡(jiǎn)介：Hardware Design with VHDL Design Example: UART

  標(biāo)簽： Design Hardware Example with

  上傳時(shí)間： 2017-07-28

  上傳用戶(hù)：520

• circuit Design with VHDL e-book MIT Press....免費(fèi)下載

  資源簡(jiǎn)介：circuit Design with VHDL e-book MIT Press....

  標(biāo)簽： circuit Design e-book Press

  上傳時(shí)間： 2014-01-02

  上傳用戶(hù)：yuchunhai1990

• the document contains Microprocessor Design using VHDL language免費(fèi)下載

  資源簡(jiǎn)介：the document contains Microprocessor Design using VHDL language

  標(biāo)簽： Microprocessor document contains language

  上傳時(shí)間： 2013-12-24

  上傳用戶(hù)：chens000

• 《H.264 And MPEG-4 Video Compression》的中文版電子書(shū) （注：我上傳TranslationOfH264standard的開(kāi)發(fā)環(huán)境好像選擇錯(cuò)了免費(fèi)下載

  資源簡(jiǎn)介：《H.264 And MPEG-4 Video Compression》的中文版電子書(shū) （注：我上傳TranslationOfH264standard的開(kāi)發(fā)環(huán)境好像選擇錯(cuò)了，應(yīng)該選word，因?yàn)槔锩媸且恍﹚ord文檔資料，請(qǐng)站長(zhǎng)見(jiàn)諒?。?/p>

  標(biāo)簽： TranslationOfH Compression 264 standard

  上傳時(shí)間： 2014-01-23

  上傳用戶(hù)：eclipse

• 一本很好的關(guān)于學(xué)習(xí)VHDL的書(shū),Fundamentals of Digital Logic with VHDL Design,我的導(dǎo)師在教我VHDL時(shí)使用的教材.上傳的是書(shū)內(nèi)包含的所有的代碼.免費(fèi)下載

  資源簡(jiǎn)介：一本很好的關(guān)于學(xué)習(xí)VHDL的書(shū),Fundamentals of Digital Logic with VHDL Design,我的導(dǎo)師在教我VHDL時(shí)使用的教材.上傳的是書(shū)內(nèi)包含的所有的代碼.

  標(biāo)簽： VHDL Fundamentals Digital Design

  上傳時(shí)間： 2016-01-28

  上傳用戶(hù)：戀天使569

• FUNDAMENTALS OF Digital Logic WITH VERILOG Design 將verilog和數(shù)電很好的結(jié)合在一起講解免費(fèi)下載

  資源簡(jiǎn)介：FUNDAMENTALS OF Digital Logic WITH VERILOG Design 將verilog和數(shù)電很好的結(jié)合在一起講解

  標(biāo)簽： FUNDAMENTALS Digital VERILOG verilog

  上傳時(shí)間： 2016-08-20

  上傳用戶(hù)：王慶才

• Designing a synchronous finite state machine (FSM) is a common task for a Digital Logic engineer. T免費(fèi)下載

  資源簡(jiǎn)介：Designing a synchronous finite state machine (FSM) is a common task for a Digital Logic engineer. This paper discusses a variety of issues regarding FSM Design using Synopsys Design Compiler. Verilog and VHDL coding styles are presented...

  標(biāo)簽： synchronous Designing engineer Digital

  上傳時(shí)間： 2014-01-17

  上傳用戶(hù)：dreamboy36

• Design with Operational Amplifiers and Analog Integrated Circuits –3rd Edition免費(fèi)下載

  資源簡(jiǎn)介：Design with Operational Amplifiers and Analog Integrated Circuits –3rd Edition Design wit

  標(biāo)簽： Operational Amplifiers Integrated Circuits

  上傳時(shí)間： 2013-06-12

  上傳用戶(hù)：tianjinfan

• Trajectory Design and Maneuver Planningwith STK / Astrogator免費(fèi)下載

  資源簡(jiǎn)介：Trajectory Design and Maneuver Planningwith STK / Astrogator

  標(biāo)簽： Trajectory Astrogator Maneuver Planning

  上傳時(shí)間： 2014-01-18

  上傳用戶(hù)：520

• Design and Realization of Digital Filter and Its Application System Based on TMS320C5402 Chip免費(fèi)下載

  資源簡(jiǎn)介：Design and Realization of Digital Filter and Its Application System Based on TMS320C5402 Chip

  標(biāo)簽： Application Realization and Digital

  上傳時(shí)間： 2014-01-24

  上傳用戶(hù)：璇珠官人

• advanced Digital Design with the verilog hdl免費(fèi)下載

  資源簡(jiǎn)介：advanced Digital Design with the verilog hdl

  標(biāo)簽： advanced Digital verilog Design

  上傳時(shí)間： 2013-12-15

  上傳用戶(hù)：爺?shù)臍赓|(zhì)

• 《Digital and Analog Communications Systems》（《數(shù)字和模擬通信系統(tǒng)》）的配套MATLAB源代碼免費(fèi)下載

  資源簡(jiǎn)介：《Digital and Analog Communications Systems》（《數(shù)字和模擬通信系統(tǒng)》）的配套MATLAB源代碼，該書(shū)對(duì)數(shù)字和模擬通信系統(tǒng)都有講述，偏重于數(shù)字通信系統(tǒng)。

  標(biāo)簽： Communications Digital Systems Analog

  上傳時(shí)間： 2014-11-17

  上傳用戶(hù)：6546544

• Analysis and Designwith UML:Benefits of Visual Modeling History of the UML Visual Modeling with U免費(fèi)下載

  資源簡(jiǎn)介：Analysis and Designwith UML:Benefits of Visual Modeling History of the UML Visual Modeling with UML The Rational Iterative Development Proce

  標(biāo)簽： Modeling Visual with UML

  上傳時(shí)間： 2015-09-21

  上傳用戶(hù)：aig85

• Language writes with VHDL demonstrates the Design on the monitor the source program用VHDL 語(yǔ)言寫(xiě)的在顯示器上顯示免費(fèi)下載

  資源簡(jiǎn)介：Language writes with VHDL demonstrates the Design on the monitor the source program用VHDL 語(yǔ)言寫(xiě)的在顯示器上顯示圖案的程序

  標(biāo)簽： the VHDL demonstrates Language

  上傳時(shí)間： 2015-10-14

  上傳用戶(hù)：ardager

• Design LP,HP,B S Digital Butterworth and Chebyshev filter. All array has been specified internally免費(fèi)下載

  資源簡(jiǎn)介：Design LP,HP,B S Digital Butterworth and Chebyshev filter. All array has been specified internally,so user only need to input f1,f2,f3,f4,fs(in hz), alpha1,alpha2(in db) and iband (to specify the type of to Design). This program outpu...

  標(biāo)簽： Butterworth internally Chebyshev specified

  上傳時(shí)間： 2015-11-08

  上傳用戶(hù)：253189838

• DAC converter Design with Verilog code and testbench免費(fèi)下載

  資源簡(jiǎn)介：DAC converter Design with Verilog code and testbench

  標(biāo)簽： converter testbench Verilog Design

  上傳時(shí)間： 2014-01-23

  上傳用戶(hù)：yyyyyyyyyy

• Precision Analog-to-Digital Converter (ADC) and Digital-to-Analog Converters (DACs) with 8051 Micr免費(fèi)下載

  資源簡(jiǎn)介：Precision Analog-to-Digital Converter (ADC) and Digital-to-Analog Converters (DACs) with 8051 Microcontroller and Flash Memory

  標(biāo)簽： Analog-to-Digital Digital-to-Analog Converters Precision

  上傳時(shí)間： 2016-06-15

  上傳用戶(hù)：asasasas

• 《Radar Systems Analysis and Design Using MatLab》免費(fèi)下載

  資源簡(jiǎn)介：《Radar Systems Analysis and Design Using MatLab》，作者Bassem R. Mahafza, Ph.D.

  標(biāo)簽： Analysis Systems Design MatLab

  上傳時(shí)間： 2016-10-20

  上傳用戶(hù)：小碼農(nóng)lz

• 英文書(shū)《Digital Signal Processing with Examples in MATLAB》附帶的MATLAB實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：英文書(shū)《Digital Signal Processing with Examples in MATLAB》附帶的MATLAB實(shí)例

  標(biāo)簽： MATLAB Processing Examples Digital

  上傳時(shí)間： 2014-01-07

  上傳用戶(hù)：tb_6877751

• PROCESSOR is a Design with simple Microprocessor implementation.免費(fèi)下載

  資源簡(jiǎn)介：PROCESSOR is a Design with simple Microprocessor implementation.

  標(biāo)簽： implementation Microprocessor PROCESSOR Design

  上傳時(shí)間： 2013-12-15

  上傳用戶(hù)：lxm

• GPIO (General Purpose Input and Output ports) with Microprocessor programmable tri-state bus interfa免費(fèi)下載

  資源簡(jiǎn)介：GPIO (General Purpose Input and Output ports) with Microprocessor programmable tri-state bus interface

  標(biāo)簽： Microprocessor programmable tri-state General

  上傳時(shí)間： 2017-06-13

  上傳用戶(hù)：hxy200501

• Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparis免費(fèi)下載

  資源簡(jiǎn)介：Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons

  標(biāo)簽： Asynchronous Simulation Techniques Synthesis

  上傳時(shí)間： 2017-07-19

  上傳用戶(hù)：Zxcvbnm

• Title : Implementation of quadrature modulation and demodulation Design Object : By implementing qu免費(fèi)下載

  資源簡(jiǎn)介：Title : Implementation of quadrature modulation and demodulation Design Object : By implementing quadrature modulation and demodulation of analog signals in Digital signal processing, students will have better understanding of sampling and...

  標(biāo)簽： Implementation demodulation implementing modulation

  上傳時(shí)間： 2013-12-09

  上傳用戶(hù)：蠢蠢66

• Digital Systems Design Using VHDL 1stEd免費(fèi)下載

  資源簡(jiǎn)介：Digital Systems Design Using VHDL 1stEd

  標(biāo)簽： Digital Systems Design 1stEd Using VHDL

  上傳時(shí)間： 2016-12-16

  上傳用戶(hù)：bear1989cjy