可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù),該本書首先對(duì)VHDL語言進(jìn)行了闡述,然后用alter公司的產(chǎn)品進(jìn)行舉例!
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù),該本書首先對(duì)VHDL語言進(jìn)行了闡述,然后用alter公司的產(chǎn)品進(jìn)行舉例!
上傳時(shí)間： 2014-11-26
上傳用戶：dbs012280
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù) .PDF
上傳時(shí)間： 2013-07-22
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁(yè)-12.3M.rar
上傳時(shí)間： 2013-08-02
上傳用戶：mikesering
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁(yè)-12.3M.PDF
上傳時(shí)間： 2013-04-24
上傳用戶：cylnpy
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)，早期經(jīng)典的VHDL教程，以CYPRESS器件為基礎(chǔ)，希望對(duì)大家有所幫助！
上傳時(shí)間： 2013-12-24
上傳用戶：vodssv
資源簡(jiǎn)介：可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77G可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù) 395頁(yè) 12.3M.PDF
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：這是mentor公司modelsim軟件的高級(jí)調(diào)試技巧培訓(xùn)。對(duì)于從事可編程邏輯系統(tǒng)開發(fā)的工程師們，這是非常必要掌握的知識(shí)。
上傳時(shí)間： 2015-05-03
上傳用戶：jiahao131
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)...
上傳時(shí)間： 2013-04-24
上傳用戶：龍飛艇
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2014-07-27
上傳用戶：llandlu
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2015-10-24
上傳用戶：偷心的海盜
資源簡(jiǎn)介：摘要：介紹了基于可編程邏輯器件CPLD和直接數(shù)字頻率合成技術(shù)（DDS）的三相多波形函數(shù)發(fā)生器的基本原理，并在此基礎(chǔ)上給出了基于CPLD的各模塊設(shè)計(jì)方法及其VHDL源程序
上傳時(shí)間： 2015-10-28
上傳用戶：wqxstar
資源簡(jiǎn)介：可編程邏輯器件的開發(fā)與應(yīng)用實(shí)驗(yàn)教學(xué)大綱 本課程是高等院校電氣、信息、通信類專業(yè)的一門技術(shù)基礎(chǔ)課。通過本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字系統(tǒng)設(shè)計(jì)和可編程邏輯器件方面的基本概念、基本知識(shí)和基本技能，培養(yǎng)他們對(duì)數(shù)字系統(tǒng)的分析與設(shè)計(jì)的能力，為后續(xù)課程的學(xué)...
上傳時(shí)間： 2016-02-04
上傳用戶：希醬大魔王
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個(gè)功能模塊組合起來。最后作整體仿真、...
上傳時(shí)間： 2016-03-20
上傳用戶：qq521
資源簡(jiǎn)介：基于單片機(jī)與可編程邏輯控制器的控制系統(tǒng)分析與設(shè)計(jì)，此源碼為碩士論文，有您所需的全套資料，詳盡可靠，絕對(duì)準(zhǔn)確！
上傳時(shí)間： 2013-12-25
上傳用戶：BIBI
資源簡(jiǎn)介：十字路口交通信號(hào)燈PLC控制系統(tǒng),本文設(shè)計(jì)了基于PLC控制的交通信號(hào)燈控制系統(tǒng)。該系統(tǒng)選用的可編程邏輯控制器是德國(guó)西門子公司的S7-200，具有一定的智能性，即可以根據(jù)路面車流量大小對(duì)十字路口的交通信號(hào)燈按高峰期、正常期和晚間幾個(gè)時(shí)段進(jìn)行分時(shí)控制。
上傳時(shí)間： 2013-12-08
上傳用戶：lxm
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
資源簡(jiǎn)介：擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測(cè)量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，...
上傳時(shí)間： 2013-04-24
上傳用戶：chenjjer
資源簡(jiǎn)介：可編程邏輯器件的開發(fā)與應(yīng)用實(shí)驗(yàn)教學(xué)大綱\r\n本課程是高等院校電氣、信息、通信類專業(yè)的一門技術(shù)基礎(chǔ)課。通過本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字系統(tǒng)設(shè)計(jì)和可編程邏輯器件方面的基本概念、基本知識(shí)和基本技能，培養(yǎng)他們對(duì)數(shù)字系統(tǒng)的分析與設(shè)計(jì)的能力，為后續(xù)課程的...
上傳時(shí)間： 2013-08-26
上傳用戶：shinesyh
資源簡(jiǎn)介：該文闡述了現(xiàn)場(chǎng)可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計(jì)的模擬示波器數(shù)字信號(hào)顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
上傳時(shí)間： 2013-09-04
上傳用戶：qweqweqwe
資源簡(jiǎn)介：本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用...
上傳時(shí)間： 2015-01-11
上傳用戶：王慶才
資源簡(jiǎn)介：該文闡述了現(xiàn)場(chǎng)可編程邏輯器件FPGA的主要特點(diǎn)，應(yīng)用FPGA芯片和VHDL硬件描述語言設(shè)計(jì)的模擬示波器數(shù)字信號(hào)顯示系統(tǒng)的設(shè)計(jì)原理和設(shè)計(jì)方法。
上傳時(shí)間： 2013-11-26
上傳用戶：yph853211
資源簡(jiǎn)介：CPLD可編程邏輯芯片上實(shí)現(xiàn)信號(hào)發(fā)生器的方法和步驟，系統(tǒng)采用自頂向下的設(shè)計(jì)方法，以硬件描述語言VHDL和原理圖為設(shè)計(jì)輸入，利用模塊化單元構(gòu)建系統(tǒng)。
上傳時(shí)間： 2013-12-13
上傳用戶：as275944189
資源簡(jiǎn)介：可編程邏輯器件 pld/fpga,VHDL/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧
上傳時(shí)間： 2014-01-03
上傳用戶：stewart·
資源簡(jiǎn)介：本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時(shí)間： 2014-02-01
上傳用戶：wff
資源簡(jiǎn)介：基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測(cè)量技術(shù)。同時(shí)采用閘門測(cè)量技術(shù)完成脈寬,占空比的測(cè)量。
上傳時(shí)間： 2013-08-09
上傳用戶：yd19890720
資源簡(jiǎn)介：設(shè)計(jì)了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測(cè)量?jī)x
上傳時(shí)間： 2013-08-11
上傳用戶：a155166
資源簡(jiǎn)介：嵌入式系統(tǒng)外圍接口電路的復(fù)雜可編程邏輯器件實(shí)現(xiàn)
上傳時(shí)間： 2013-08-31
上傳用戶：zhouli
資源簡(jiǎn)介： Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧 作者：孫航；出版社：電子工業(yè)出版社 內(nèi)容簡(jiǎn)介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計(jì)工具，嵌入式處理器的原理與設(shè)計(jì)，高速串行接口設(shè)計(jì)等內(nèi)容。是一本比較全面介紹最新Xilinx器件...
上傳時(shí)間： 2013-11-12
上傳用戶：笨小孩
資源簡(jiǎn)介：用復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)的數(shù)字鐘控系統(tǒng)
上傳時(shí)間： 2015-06-02
上傳用戶：xymbian
資源簡(jiǎn)介：可編程邏輯設(shè)計(jì)的程序！24位十進(jìn)制頻率計(jì)！可使ＥＤＡ實(shí)驗(yàn)?zāi)晗錅y(cè)量指定頻率！
上傳時(shí)間： 2014-01-11
上傳用戶：wys0120
