load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上傳時間： 2014-12-28
上傳用戶：asaqq
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
二次諧波回旋管所需磁場僅為基模的一半，極大地降低了對工作磁場的要求?；诨匦芫€性和自洽非線性理論設計了一只0.5 THz回旋管，采用TE56模為工作模式，分析了多項關鍵參數對注波互作用效率的影響，當其工作電壓為49 kV，工作電流為5 A，工作磁場為時9.94 T，效率為22.52%，輸出功率可達55 kW。
上傳時間： 2013-11-14
上傳用戶：haiya2000
在云計算中，對大規模的資源提供一種安全有效的訪問是其一個很重要的組成部分。在傳統的分布式訪問控制模型中，服務請求者將主體屬性或能力等披露給提供資源者，訪問控制決策完全取決于以資源請求者能力和安全策略為輸入的一致性證明。但是，這些主體屬性與能力等通常攜帶了大量信息，勢必給云環境中的互操作帶來許多安全隱患和風險。針對云環境的特點，提出一種針對云環境資源的安全模型，采用一種基于屬性的訪問控制技術來解決云計算環境下復雜和困難的安全問題，并且提出了一個安全管理模型來動態的決定對資源的訪問控制，通過對資源屬性的動態改變來達到對資源的安全訪問的目的。
上傳時間： 2014-12-29
上傳用戶：kbnswdifs
介紹了Java本地接口方法JNI，重點討論了利用JNI調用C/C++動態聯接庫，實時監控系統中硬盤、內存、CPU等資源的運行狀態的方法，實現了Java與C/C++的互操作。同時，通過在Web Service服務中調用JNI方法，提取Web Service的遠程調用功能。在網格環境中，構建了基于GMA的監控系統模式，并給出了該系統的具體實現方法。通過理論分析和具體應用證實了該系統的有效性。
上傳時間： 2013-11-17
上傳用戶：jdm439922924
針對微型四旋翼飛行器非線性動力學模型下姿態穩定和速度跟蹤控制問題，基于全局快速終端滑?？刂疲═SMC-terminal sliding mode control）方法研究了控制器設計。通過引入等價控制輸入，將姿態控制通道解耦并分別設計了姿態穩定TSMC控制器。對速度跟蹤和高度跟蹤控制，在保證高度跟蹤控制穩定的基礎上設計了保證速度跟蹤的耦合控制器。姿態穩定和速度跟蹤仿真驗證了設計控制器的性能。
上傳時間： 2013-10-23
上傳用戶：xcsx1945
前的GPS導航應用很成熟，精度也比較高，但在地下停車場等室內地方，GPS信號非常微弱，無法對車進行導航，同時當前的地下停車場沒有很好地智能化。為避免車主盲目尋找車位，方便車主在盡可能短的時間內尋找到車位，設計并制作基于nanoPAN5375的語音導航系統。系統由4個nanoPAN5375模塊、2個CC1101模塊、超聲波模塊與isd1700模塊構成。以STM32F103微控制器為核心芯片，使用nanoPAN5375模塊進行無線定位，CC1101模塊傳輸超聲波模塊采集到的車位信息，語音模塊isd1700進行語音導航，軟件采用三邊質心算法和卡爾曼濾波算法。實驗表明，在邊長為6米的等邊三角形內，x坐標的平均誤差為0.42米，y坐標的平均誤差為0.42米；系統在邊長為12米的等邊三角形內實現過較為精確的語音導航。
上傳時間： 2013-11-24
上傳用戶：zhang97080564
系統是以TI公司的低功耗微控制器MSP430F149為核心，基于CCD傳感器OV7670對點光源所在平面進行采樣，利用微控制器將圖像信息存儲并進行簡單的圖像處理，顯示在液晶上，再通過無線傳輸系統將信息反饋到追蹤臺上，步進電機在細分器的驅動下自動控制追蹤臺進行X/Y方向移動，以達到動態追蹤點光源的目的。經過實際的測試和分析，CCD傳感器采集信息準確，伺服控制系統運動精準，最終證實了系統的有效性和可行性。
上傳時間： 2014-12-29
上傳用戶：aeiouetla
無線感測器已變得越來越普及，短期內其開發和部署數量將急遽增加。而無線通訊技術的突飛猛進，也使得智慧型網路中的無線感測器能夠緊密互連。此外，系統單晶片(SoC)的密度不斷提高，讓各式各樣的多功能、小尺寸無線感測器系統相繼問市。儘管如此，工程師仍面臨一個重大的挑戰：即電源消耗。
上傳時間： 2013-10-30
上傳用戶：wojiaohs
ADXL345的詳細介紹資料 本模塊使用說明書。 本壓縮文件能夠利用角度傳感器對x，y，z三方的加速度值，角度值進行測量，并集成了1602對其進行顯示。 為了便于使用，我們分別將模塊單獨化，如果您有使用的意向，可以單獨摘出 angle.c 引入到您自己新建的工程中。 關于angle.c文件的內部函數使用說明。 首先為了便于使用和方便引用我們對內部函數進行了高度集成化，您在引入angle.c后直接在您的主程序中調用 dis_data();函數，可完成ADXL345芯片的測量數據， 測量數據說明： char as_Xjiasu[6],as_Yjiasu[6],as_Zjiasu[6]; //定義3軸靜態重力加速度值的ASCII碼值 unsigned char as_Xangel[4],as_Yangel[4],as_Zangel[4]; //定義3軸角度值的ASCII碼值 as_Xjiasu[x]數組里邊我們為了您的使用直接將 加速度值轉換成了 能夠直接顯示到 1602上的ASCII碼值，同理as_Xangel 真實數據存放說明。 float jiasu_xyz[3]; angel_xyz[3]; //存放X,Y,Z 軸的靜態重力加速度，角度值 存放了 加速度和角度的真實值（未經轉換成ASCII碼的數據）--本數據可以用于其他用途，直接參與MCU內部運算等。
上傳時間： 2013-11-17
上傳用戶：wpwpwlxwlx
<bdo id="s8a8k"></bdo>