亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

位同步器

  • 一種可變位速率的位同步器的設計與仿真

    大部分傳統的位同步器是針對固定位速率遙測系統來設計的,這不能滿足一些可變位速率遙測接收機的需求。因此,提出一種基于FPGA實現的位同步器的設計,它能適應不同位速率的遙測系統。同時,對這種位同步器的實現進行了仿真,驗證其正確性和可實現性。

    標簽: 速率 位同步器 仿真

    上傳時間: 2013-11-01

    上傳用戶:qb1993225

  • I0口驅動74LS164,8位同步移位寄存器

    I0口驅動74LS164,8位同步移位寄存器,將data_buf的數據逐位輸出到simuseri_DATA

    標簽: 164 74 LS 驅動

    上傳時間: 2014-01-25

    上傳用戶:yuanyuan123

  • 微分器:利用數字鎖相環進行位同步信號提取的關鍵模塊

    微分器:利用數字鎖相環進行位同步信號提取的關鍵模塊

    標簽: 微分器 位同步 信號 數字鎖相環

    上傳時間: 2014-09-10

    上傳用戶:ccclll

  • 計數器 鎖存器 12位寄存器 帶load

    計數器 鎖存器 12位寄存器 帶load,clr等功能的寄存器 雙向腳(clocked bidirectional pin) 一個簡單的狀態機 一個同步狀態機 用狀態機設計的交通燈控制器 數據接口 一個簡單的UART 測試向量(Test Bench)舉例: 加法器源程序 相應加法器的測試向量test bench)

    標簽: load 計數器 位寄存器 鎖存器

    上傳時間: 2014-01-16

    上傳用戶:bjgaofei

  • 基于FPGA的海事衛星突發信號位同步檢測研究及實現.rar

    碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能,使誤碼率上升,甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統,快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景,研究了突發通信傳輸模式下的全數字接收機中位同步方法,并予以實現。 本文系統地論述了位同步原理,在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標,為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足,接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析,并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準地完成短突發形式下的位同步,并在FPGA上予以實現,效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法,進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進,提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程,滿足系統要求。

    標簽: FPGA 海事衛星 信號

    上傳時間: 2013-04-24

    上傳用戶:yare

  • 海事衛星突發信號位同步檢測

    碼元定時恢復(位同步)技術是數字通信中的關鍵技術。位同步信號本身的抖動、錯位會直接降低通信設備的抗干擾性能,使誤碼率上升,甚至會使傳輸遭到完全破壞。尤其對于突發傳輸系統,快速、精確的定時同步算法是近年來研究的一個焦點。本文就是以Inmarsat GES/AES數據接收系統為背景,研究了突發通信傳輸模式下的全數字接收機中位同步方法,并予以實現。 本文系統地論述了位同步原理,在此基礎上著重研究了位同步的系統結構、碼元定時恢復算法以及衡量系統性能的各項指標,為后續工作奠定了基礎。 首先根據衛星系統突發信道傳輸的特點分析了傳統位同步方法在突發系統中的不足,接下來對Inmarsat系統的短突發R信道和長突發T信道的調制方式和幀結構做了細致的分析,并在Agilent ADS中進行了仿真。 在此基礎上提出了一種充分利用報頭前導比特信息的,由滑動平均、閾值判斷和累加求極值組成的快速報頭時鐘捕獲方法,此方法可快速精準地完成短突發形式下的位同步,并在FPGA上予以實現,效果良好。 在長突發形式下的報頭時鐘捕獲后還需要對后續數據進行位同步跟蹤,在跟蹤過程中本論文首先用DSP Builder實現了插值環路的位同步算法,進行了Matlab仿真和FPGA實現。并在插值環路的基礎上做出改進,提出了一種新的高效的基于移位算法的位同步方案并予以FPGA實現。最后將移位算法與插值算法進行了性能比較,證明該算法更適合于本項目中Inmarsat的長突發信道位同步跟蹤。 論文對兩個突發信道的位同步系統進行了理論研究、算法設計以及硬件實現的全過程,滿足系統要求。

    標簽: 海事衛星 信號 位同步 檢測

    上傳時間: 2013-04-24

    上傳用戶:zukfu

  • 基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

    基于FPGA的新型數據位同步時鐘提取(CDR)實現方法

    標簽: FPGA CDR 數據 位同步時鐘

    上傳時間: 2013-08-28

    上傳用戶:huyahui

  • 門拴電路,4位選擇器

    門拴電路,4位選擇器,alu,用verilog寫的。

    標簽: 電路 選擇器

    上傳時間: 2014-01-18

    上傳用戶:ayfeixiao

  • verilog 實現 優化的16位比較器 可以輸出大于

    verilog 實現 優化的16位比較器 可以輸出大于,小于,等于。模塊化設計,可擴展為32位

    標簽: verilog 比較器 輸出

    上傳時間: 2015-05-16

    上傳用戶:dongbaobao

  • 四位全家器的VHDL語言模塊

    四位全家器的VHDL語言模塊,已經在ISE8.1上經過測試通過

    標簽: VHDL 語言 模塊

    上傳時間: 2015-06-21

    上傳用戶:lwwhust

主站蜘蛛池模板: 永新县| 武冈市| 阳朔县| 安乡县| 陆良县| 西城区| 泾阳县| 靖安县| 哈巴河县| 密山市| 德阳市| 彰化市| 班戈县| 大名县| 思南县| 张家界市| 郴州市| 荆州市| 泗洪县| 赫章县| 绍兴县| 阿拉善盟| 河池市| 彭山县| 静安区| 鄂温| 广灵县| 石狮市| 蓝田县| 冕宁县| 稻城县| 建德市| 花垣县| 密云县| 探索| 黑山县| 安陆市| 亚东县| 合阳县| 西充县| 罗源县|