相 關 資 源

• 微分器：利用數字鎖相環進行位同步信號提取的關鍵模塊免費下載

  資源簡介：微分器：利用數字鎖相環進行位同步信號提取的關鍵模塊

  標簽： 微分器 位同步 信號 數字鎖相環

  上傳時間： 2014-09-10

  上傳用戶：ccclll

• 用于時鐘恢復的全數字鎖相環設計免費下載

  資源簡介：用于時鐘恢復的全數字鎖相環設計，可以去掉時鐘的抖動。

  標簽： 時鐘恢復 全數字 鎖相環

  上傳時間： 2016-05-23

  上傳用戶：stewart·

• 全數字鎖相環原程序免費下載

  資源簡介：很好的全數字鎖相環源程序，大家有需要的可以看看

  標簽： 鎖相環

  上傳時間： 2022-07-22

  上傳用戶：

• 基于FPGA設計數字鎖相環免費下載

  資源簡介：基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案

  標簽： FPGA 數字鎖相環

  上傳時間： 2013-08-19

  上傳用戶：Huge_Brother

• 基于FPGA設計數字鎖相環免費下載

  資源簡介：基于FPGA設計數字鎖相環，提出了一種由微分超前/滯后型檢相器構成數字鎖相環的Verilog-HDL建模方案

  標簽： FPGA 數字鎖相環

  上傳時間： 2013-12-25

  上傳用戶：dyctj

• 介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。免費下載

  資源簡介：介紹數字鎖相環的基本結構,詳細分析基于FPGA的數字鎖相環的鑒相器、環路濾波器、壓控振蕩器各部分的實現方法,并給出整個數字鎖相環的實現原理圖。仿真結果表明,分析合理,設計正確。

  標簽： FPGA 數字鎖相環 分 基本結構

  上傳時間： 2016-08-12

  上傳用戶：xiaoyunyun

• 數字鑒相器,數字鎖相環頻率合成系統FPGA的實現,很有借鑒價值免費下載

  資源簡介：數字鑒相器,數字鎖相環頻率合成系統FPGA的實現,很有借鑒價值

  標簽： FPGA 數字 價值 鑒相器

  上傳時間： 2017-01-08

  上傳用戶：cursor

• 數字式調頻收音機設計 介紹利用數字鎖相頻率合成技術構成收音機的電調諧部分并闡述了收音機的調臺、選臺、搜索與存儲等功能的電路設計原理,著重介紹了用收音機集成芯片CXA1019S構成的FM電路、頻率合成免費下載

  資源簡介：數字式調頻收音機設計 介紹利用數字鎖相頻率合成技術構成收音機的電調諧部分并闡述了收音機的調臺、選臺、搜索與存儲等功能的電路設計原理,著重介紹了用收音機集成芯片CXA1019S構成的FM電路、頻率合成器芯片BU2614構成的鎖相環電路。

  標簽： 1019S 1019 收音機 CXA

  上傳時間： 2013-12-16

  上傳用戶：ouyangtongze

• 數字鎖相環實現源碼免費下載

  資源簡介：數字鎖相環實現源碼，有很大的參考價值。 由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成.

  標簽： 數字鎖相環 源碼

  上傳時間： 2014-01-04

  上傳用戶：zq70996813

• 本文在說明全數字鎖相環的基礎上免費下載

  資源簡介：本文在說明全數字鎖相環的基礎上，提出了一種利用FPGA設計一階全數字鎖相環的方法，并 給出了關鍵部件的RTL可綜合代碼，并結合本設計的一些仿真波形詳細描述了數字鎖相環的工作過程，最后對一些有關的問題進行了討論。

  標簽： 全數字 鎖相環

  上傳時間： 2014-01-10

  上傳用戶：asddsd

• ＦＰＧＡ實現全數字鎖相環免費下載

  資源簡介：ＦＰＧＡ實現全數字鎖相環，利用硬件描述評議verilog HDL，頂層文件ＤＰＬＬ．Ｖ

  標簽： 全數字 鎖相環

  上傳時間： 2014-01-09

  上傳用戶：1159797854

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.rar免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言

  標簽： CPLD VHDL 數字鎖相環

  上傳時間： 2013-05-27

  上傳用戶：hewenzhi

• 基于FPGA實現的一種新型數字鎖相環免費下載

  資源簡介：基于FPGA實現的一種新型數字鎖相環

  標簽： FPGA 新型數字 鎖相環

  上傳時間： 2013-08-07

  上傳用戶：2467478207

• 基于FPGA的全數字鎖相環設計免費下載

  資源簡介：基于FPGA的全數字鎖相環設計,內有設計過程和設計思想

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-08-13

  上傳用戶：fqscfqj

• 關于數字鎖相環的一點東西免費下載

  資源簡介：關于數字鎖相環的一點東西,可以下來看看\r\n

  標簽： 數字鎖相環

  上傳時間： 2013-08-26

  上傳用戶：7891

• 一種載波同步鎖相環設計方案免費下載

  資源簡介：研究了一種利用corid 算法的矢量及旋轉模式對載波同步中相位偏移進行估計并校正的方法.設計并實現了基于corid 算法的數字鎖相環.通過仿真驗證了設計的有效性和高效性.

  標簽： 載波同步 設計方案 鎖相環

  上傳時間： 2013-11-21

  上傳用戶：吾學吾舞

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• 用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench免費下載

  資源簡介：用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為testbench

  標簽： vhd testbench pllTB VHDL

  上傳時間： 2014-01-20

  上傳用戶：zwei41

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 數字鎖相環DPLL實例程序免費下載

  資源簡介：數字鎖相環DPLL實例程序，幫助理解PLL的結構和詳細原理

  標簽： DPLL 數字鎖相環 實例程序

  上傳時間： 2014-08-14

  上傳用戶：saharawalker

• 數字鎖相環DPLL源程序免費下載

  資源簡介：數字鎖相環DPLL源程序，用cpld編寫，展開后文件比較多，大家請耐心使用。謝謝，多多支持

  標簽： DPLL 數字鎖相環 源程序

  上傳時間： 2013-12-20

  上傳用戶：zl5712176

• 用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺免費下載

  資源簡介：用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

  標簽： verilog fpga 語言 編寫

  上傳時間： 2015-06-13

  上傳用戶：wanqunsheng

• 數字鎖相環程序免費下載

  資源簡介：數字鎖相環程序，適合于FM、AM開發 數字鎖相環程序，適合于FM、AM開發

  標簽： 數字鎖相環 程序

  上傳時間： 2015-06-20

  上傳用戶：363186

• 關于數字鎖相環的使用免費下載

  資源簡介：關于數字鎖相環的使用，結合FM,AM的使用來說明

  標簽： 數字鎖相環

  上傳時間： 2013-12-29

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 全數字鎖相環ＶＨＤＬ描述并實現功能仿真免費下載

  資源簡介：全數字鎖相環ＶＨＤＬ描述并實現功能仿真，另附有圖形說明

  標簽： 全數字 鎖相環 功能仿真

  上傳時間： 2014-01-13

  上傳用戶：shawvi

• 直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.免費下載

  資源簡介：直接式數字鎖相環頻率合成器.用ELANIX公司SYSTEMVIEW運行.

  標簽： SYSTEMVIEW ELANIX 數字鎖相環 頻率合成器

  上傳時間： 2015-07-18

  上傳用戶：妄想演繹師

• 一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計免費下載

  資源簡介：一種改進的全數字鎖相環設計 一種改進的全數字鎖相環設計

  標簽： 全數字 鎖相環

  上傳時間： 2013-12-24

  上傳用戶：stampede

• 比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。免費下載

  資源簡介：比較好的技術文章《基于VHDL的全數字鎖相環的設計》有關鍵部分的源代碼。

  標簽： VHDL 比較 全數字 分

  上傳時間： 2013-12-24

  上傳用戶：362279997

• 技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值免費下載

  資源簡介：技術文章《自采樣比例積分控制全數字鎖相環的性能分析和實現》有一定參考價值

  標簽： 采樣 比例 控制 全數字

  上傳時間： 2015-08-21

  上傳用戶：silenthink

• 用一片CPLD實現數字鎖相環,用VHDL或V語言.免費下載

  資源簡介：用一片CPLD實現數字鎖相環,用VHDL或V語言.

  標簽： CPLD VHDL 數字鎖相環 語言

  上傳時間： 2013-12-15

  上傳用戶：dsgkjgkjg