這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑馬燈,交通燈,數字時鐘.
標簽： CPLD VHDL BCD 開發板
上傳時間： 2015-07-23
上傳用戶：李夢晗
通信中位同步的gardner算法的matlab仿真
標簽： gardner matlab 通信 位同步
上傳時間： 2015-11-03
上傳用戶：zhichenglu
位同步gardner 算法的simulink仿真
標簽： simulink gardner 位同步 仿真
上傳時間： 2014-01-25
上傳用戶：咔樂塢
TMS320C6713DSP32位定時器控制程序源代碼，采用中斷方式控制二極管的點亮與熄滅
標簽： C6713 320C 6713 TMS
上傳時間： 2014-11-05
上傳用戶：003030
LPC2131開發板\第4章－LPC2131功能部件\4.7－脈寬調制器\2．PWM作32位定時器實驗\PWM_timer.rar
標簽： 2131 LPC PWM_timer 4.7
上傳時間： 2015-12-03
上傳用戶：偷心的海盜
基于FPGA的新型數據位同步時鐘提取(CDR)實現方法
標簽： FPGA CDR 數據 位同步時鐘
上傳時間： 2013-12-22
上傳用戶：天涯
八位搶答器，很好用的
標簽： 搶答器
上傳時間： 2016-03-19
上傳用戶：aeiouetla
描述符號定時和載波相位估計突發調制的一種快同步器的實現，對同步感興趣的朋友是不錯的資料
標簽： 描述符 定時 同步器 載波
上傳時間： 2016-05-19
上傳用戶：mikesering
針對位同步問題，提出了一種基于基函數分解的開環位定時估計算法。該算法首先利用基函數分解的結果進行相關運算，將本地參考信號波形和接收信號波形的定時偏差縮小到T/4以內；再根據相關運算提供的角度信息進行精確的位同步估計。該算法不需要提取載波相位信息，復雜度較低。仿真結果表明該算法具有較好的估計精度
標簽： 位同步
上傳時間： 2013-12-13
上傳用戶：yangbo69
這是用數據流來設計的8位比較器,很簡單,也很使用,希望能有所幫助,謝謝批評指導
標簽： 數據流 8位 比較器
上傳時間： 2016-06-22
上傳用戶：cxl274287265
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="csqmw"></strike>
