現代通信技術朝著高速、精確的方向發展,尤其是高速串行通信,逐漸成為通信技術的主流,在各行各業扮演著極其重要的角色,文中簡述了高速I/O的相關技術,如SERDES (串行器/解串器)技術、8B /10B編碼、COMMA字符、預加重等,并列舉了具有代表性的Xilinx公司的FPGA產品,展示了Rocket IO技術的實際應用。關鍵詞:高速I/O接口; SERDES;預加重
標簽： 接口技術
上傳時間： 2013-11-23
上傳用戶：子虛烏有
XAPP858 - 利用 Virtex-5 FPGA 實現的高性能 DDR2 SDRAM 接口數據采集 本應用指南描述了用于實現 667 Mbps（333 MHz）高性能 DDR2 SDRAM 接口的控制器和數據采集的技巧。 本數據采集技巧使用了輸入串行器/解串器（ISERDES）和輸出串行器/解串器（OSERDES）的功能。
標簽： SDRAM DDR2 Virtex XAPP
上傳時間： 2014-01-19
上傳用戶：sk5201314
look1為電子看板的第二個芯片，使用自制的握手信號與look通訊，可以進行數據傳送，以及控制16個數碼管顯示，此案例已成功用於生產現志，所用的元件很少，功能較大呢
標簽： look1 芯片
上傳時間： 2017-01-02
上傳用戶：han_zh
AVR ATmega48 SPI最簡單測試碼！ 透過spi_data[x]陣列寫入想要傳送的資料， 而x則是控制傳送第x筆數，而接腳輸出則在PortB的預設接腳內，只要修改spi_data就可以透過示波器看到SPI的信號了！
標簽： spi_data ATmega AVR SPI
上傳時間： 2014-06-09
上傳用戶：jcljkh
Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
標簽： Verilog HDL 程式
上傳時間： 2017-03-06
上傳用戶：onewq
Fluent中文教程 pdf格式，對于開始學習Fluent的人來說相當適用，可以按照本書學習！ I、目錄 第一章、開始 第二章、操作界面 第三章、文件的讀寫 第四章、單位系統 第五章、讀入和操作網格 第六章、邊界條件 第七章、物理特性 第八章、基本物理模型 第九章、湍流模型 第十章、輻射模型 第十一章、化學輸運與反應流 第十二章、污染形成模型 第十三章、相變模擬 第十四章、多相流模型 第十五章、動坐標系下的流動 第十六章、解算器的使用 第十七章、網格適應 第十八章、數據顯示與報告界面 第十九章、圖形與可視化 第二十章、Alphanumeric Report 第二十一章、流場函數定義 第二十二章、并行處理 第二十三章、自定義函數 第二十四章、參考向導 第二十五章、索引（Bibliograph 第二十六章、命令索引 II、如何使用該教程
標簽： Fluent 教程
上傳時間： 2013-12-18
上傳用戶：netwolf
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡稱。它是一種時分多路復用(TDM)、點對點的通信技術，即在發送端多路低速并行信號被轉換成高速串行信號，經過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號重新轉換成低速并行信號。這種點對點的串行通信技術充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數目，從而大大降低通信成本。隨著對信息流量需求的不斷增長，傳統并行接口技術成為進一步提高數據傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術——SERDES正在取代傳統并行總線而成為高速接口技術的主流。本文闡述了介紹SERDES的架構、關鍵技術、SERDES硬件設計要點以及測試方法。
標簽： 高速 serdes
上傳時間： 2022-06-30
上傳用戶：
51寄存器的所有寄存器名稱，（包括寄存器每一位的作用及用法）資源詳解！
標簽： 51寄存器
上傳時間： 2013-05-22
上傳用戶：ABCD_ABCD
基于CPLD的擾碼與解擾碼器的設計，擾碼用M序列實現，m序列級數和頻率可選
標簽： CPLD 碼器
上傳時間： 2013-08-21
上傳用戶：jiahao131
ADC0809模數轉換器的使用詳解與程序
標簽： 0809 ADC 模數轉換器 使用詳解
上傳時間： 2013-10-20
上傳用戶：shaojie2080
蟲蟲下載站版權所有 京ICP備2021023401號-1
