二.十 六進(jìn)制的轉(zhuǎn)化過程及源代碼 kfaf afk a
標(biāo)簽： kfaf afk 進(jìn)制 轉(zhuǎn)化
上傳時(shí)間： 2014-01-14
上傳用戶：zm7516678
Sru,可以將整個(gè)PCI總線上的設(shè)備全部讀寫出來.包括具體的總線位置
標(biāo)簽： Sru PCI
上傳時(shí)間： 2014-01-11
上傳用戶：66666
VisualC++網(wǎng)絡(luò)設(shè)計(jì)配套光盤代碼第六章
標(biāo)簽： VisualC 網(wǎng)絡(luò)設(shè)計(jì) 光盤 代碼
上傳時(shí)間： 2014-11-11
上傳用戶：問題問題
這是VC實(shí)例百例第一章的源代碼！包括六個(gè)精彩實(shí)例！
標(biāo)簽： 源代碼
上傳時(shí)間： 2014-01-12
用VHDL語(yǔ)言實(shí)現(xiàn)六分頻，并且已經(jīng)通過編譯和仿真。由此可舉一反三，實(shí)現(xiàn)任意偶數(shù)次分頻。
標(biāo)簽： VHDL 語(yǔ)言 分頻
上傳時(shí)間： 2015-09-19
上傳用戶：yyq123456789
BP神經(jīng)網(wǎng)絡(luò)對(duì)2ask,2fsk,4fsk,2psk,4psk,gmsk六種信號(hào)的學(xué)習(xí)和訓(xùn)練。
標(biāo)簽： fsk psk gmsk ask
上傳時(shí)間： 2014-01-17
上傳用戶：zyt
十六位超前進(jìn)位加法器，Verilog HDL
標(biāo)簽： 十六位 加法器 進(jìn)位
上傳時(shí)間： 2015-09-21
上傳用戶：wff
verilog hdl編寫,六段流水線CPU.程序完整，功能強(qiáng)驚。分為多模塊編寫
標(biāo)簽： verilog hdl CPU 編寫
上傳時(shí)間： 2013-12-10
上傳用戶：
一個(gè)基于凌陽(yáng)91A的非特定語(yǔ)音識(shí)別例子,能夠識(shí)別六句英文句子.很好的一個(gè)程序
標(biāo)簽： 91A 凌陽(yáng) 語(yǔ)音識(shí)別 識(shí)別
上傳用戶：杜瑩12345
速動(dòng)畫教程第六集 Struts 之 Tiles 框架 本集將制作 Tiles 框架的錄像。 直接使用Tiles的模板來構(gòu)建。 新建 tiles web 工程 添加 Struts 框架 添加 tiles 插件 這里的名稱是固定的，不可以修改，可以使用向?qū)砑?，這里我就不用了，直接拷貝比較快。
標(biāo)簽： Tiles Struts tiles web
上傳時(shí)間： 2015-09-28
上傳用戶：星仔
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
