軟件開發環境：ISE 7.1i 硬件開發環境：紅色颶風II代－Xilinx版 1. 本實例用于控制開發板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數據，然后再將數據讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發版上面驗證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調試下載文件。
上傳時間： 2013-04-24
上傳用戶：ZJX5201314
傳統的數控系統采用的大多是專用的封閉式結構，它能提供給用戶的選擇有限，用戶無法對現有數控設備的功能進行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓人員、設備維護等方面要投入大量的時間和資金。這些問題嚴重阻礙了CNC制造商、系統集成者和用戶采用快速而有創造性的方法解決當今制造環境中數控加工和系統集成中的問題。隨著電子技術和計算機技術的高速發展，數控技術正朝向柔性化、智能化和網絡化的方向發展。針對數控系統已存在的問題和未來發展的趨勢，本文致力于建立一個適合現場加工特征的開放結構數控平臺，使系統具備軟硬件可重構的柔性特征，同時把監控診斷和網絡模塊融入數控系統的框架體系之內，滿足智能化和網絡化的要求。 本文在深入研究嵌入式系統技術的基礎上，引入可重構的設計方法，選擇具體的硬件平臺和軟件平臺進行嵌入式可重構數控系統平臺的研發。硬件結構以MOTOROLA的高性能32位嵌入式處理器MC68F375和ALTERA的現場可編程門陣列(FPGA)芯片為核心，配以系統所需的外圍模塊；軟件系統以性能卓越的VxWorks嵌入式實時操作系統為核心，開發所需要的應用軟件，將VxWorks嵌入式實時操作系統擴展為一個完整、實用的嵌入式數控系統。該系統不僅具有可靠性高、穩定性好、功能強的優點，而且具有良好的可移植性和軟硬件可裁減性，便于根據實際需求進行功能的擴展和重構。 本論文的主要研究工作如下： (1)深入研究了以高性能微處理器MC68F375為核心的主控制板的硬件電路設計，以及存儲、采集、通訊和網絡等模塊的設計。 (2)深入研究了基于FPGA的串行配置方法和可重構設計方法，設計出基于FPGA的電機運動控制、機床IO控制、鍵盤陣列和液晶顯示控制等接口模塊電路。 (3)深入研究了VxWorks嵌入式實時操作系統在硬件平臺上的移植和任務調度原理，合理分配控制系統的管理任務，開發系統的底層驅動程序和應用程序。 最后，本文總結了系統的開發工作，并對嵌入式可重構數控系統的進一步研究提出了自己的一些想法，以指引后續研究工作。
上傳時間： 2013-04-24
上傳用戶：gcs333
8051系列是至今為止最成功的單片機之一，在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構，包括硬件模塊、指令系統、內存分配以及基本外設。然后講解了在設計8051時如何劃分模塊，每個模塊的功能與設計，同時也介紹了如何設計流水線來加速8051的處理速度。對于浮點運算器，文章介紹了IEEE浮點數的表示方法，包括各種特殊值的表示方法以及作用。在探討浮點運算器設計的時候首先是給出了模塊的劃分及其實現的功能，然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設計以后，文章介紹了如何將浮點運算器集成到8051上，包括硬件上的數據線接口和控制線接口，以及軟件中如何運用硬件浮點運算器。最后文章給出了此設計在ModelSim上的仿真結果以及在CyclonelIFPGA芯片上的驗證過程，可以清楚地看到，與KeilC51軟件庫的浮點運算相比，加法運算從186個時鐘周期減少到4個時鐘周期，減法運算從200個時鐘周期減少到4個時鐘周期，乘法運算從241個時鐘周期減少到4個時鐘周期，而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期，可見硬件浮點運算器使8051在運算能力上有了質的提高。 筆者也在“Google”和“百度”搜索引擎上，以及“維普數據論文網’’上搜索過，都沒有發現有類似的設計，帶硬件浮點運算器的8051可謂是一次創新，希望在實際應用中能有用武之地。
上傳時間： 2013-04-24
上傳用戶：13081287919
在數字電視系統中，MPEG-2編碼復用器是系統傳輸的核心環節，所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前，只有少數公司掌握復用器的核心算法技術，能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率，保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間，市場潛力巨大，因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術：PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法，給出了實現方法，并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究，給出了設計方法，并通過了硬件驗證。 本文的主要工作如下： ●首先對復用器整體功能進行詳細分析，并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法，并根據FPGA特點給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺，并用c語言實現了SDT表的提取與重構算法，在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了．ASI接口，主要分析了位同步的實現過程，實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口，提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計，并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分，硬件平臺及接口采用Verilog語言實現，PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活，且軟件設計與硬件設計可同時進行，極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器，經測試達到了預期的性能和技術指標。
上傳時間： 2013-06-10
上傳用戶：01010101
提出通過對分塊圖像的DCT 系數進行動態范圍壓縮來改進傳統的基于DCT 變換的圖像自嵌入水印算法，并結合灰度變換函數與JPEG 標準量化表重新設計了DCT 系數碼長分配表，大幅度提升了量化過程保留的圖
上傳時間： 2013-07-28
上傳用戶：小鵬
在中、大規模電子系統的設計中，系統地綜合運用信號完整性技術可以 帶來很多好處，如縮短研發周期、降低產品成本、降低研發成本、提高產品性能 、提高產品可靠性。 數字電路在具有邏輯電路功能的同時，也具有豐富的模擬特性，電路設 計工程師需要通過精確測定、或估算各種噪聲的幅度及其時域變化，將電路抗干 擾能力精確分配給各種噪聲，經過精心設計和權衡，控制總噪聲不超過電路的抗 干擾能力，保證產品性能的可靠實現。
上傳時間： 2013-05-18
上傳用戶：crazykook
隨著計算機運算速度的提高和計算機網絡的發展，基于離散對數問題和大整數因子分解問題的數字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現有的求解ECDLP的算法都是全指數時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優勢，使得采用專用集成電路來實現橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應用，針對基于橢圓曲線數字簽名算法的FPGA實現進行了較為深入的探討與研究。 本課題從實際應用的需要出發，以初等數論、有限域理論、數字簽名技術和橢圓曲線理論為依據，確定了如下基于橢圓曲線數字簽名算法的硬件實現方案：首先，對實現基于橢圓曲線數字簽名算法所需的算法和技術進行了剖析和系統設計。然后，按照層次化、模塊化的設計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設計輸入，對各運算器和控制模塊進行電路設計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設計的正確性。最后，在確保每個模塊的設計正確的前提下，完成電路的總體設計，再進行總體設計的仿真與測試。 本課題對Schnorr數字簽名算法的改進，實現了比未改進前的Schnorr數字簽名算法平均節省三分之一的運行時間。對基于橢圓曲線數字簽名算法的設計也獲得了良好的指標：產生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值，其成果具有廣泛的應用前景。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
多功能車輛總線一類設備是一個在列車通信網(TCN，TrainCommunication Network)中普遍使用的網絡接口單元。目前我國的新式列車大多采用列車通信網傳輸列車中大量的控制和服務信息。但使用的列車通信網產品主要為國外進口，因此迫切需要研制具有自主知識產權的列車通信網產品。 論文以一類設備控制器的設計為核心，采取自頂向下的模塊設計方法。將設備控制器分為同步層和數據處理層來分別實現對幀的發送與接收處理和對幀數據的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結合位同步的多點采樣法來提高采樣質量。幀分界符中的非數據符不需要進行曼徹斯特編碼，編碼時在非數據符位關閉編碼電路使非數據符保持原來的編碼輸出。 數據處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應端口取出應答從幀并發送，還是準備接收從幀并存入通信存儲器。通信存儲器存儲設備的通信數據，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據一個固定的公式進行端口的遍歷從而簡化了MCU程序的復雜度。數據在傳輸中由于受到干擾和沖突等問題而出現錯誤，論文采用循環冗余檢驗碼結合偶檢驗擴展來對傳輸數據進行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發出了MVB一類設備。目前該一類設備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學研究院通過了TCN通信測試。一類設備的成功研制為列車通信網中總線管理器等高類設備的開發奠定了堅實的基礎。
上傳時間： 2013-07-27
上傳用戶：qazxsw
自上個世紀九十年代以來，我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的物理學中的逆問題，開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法，其工作在1990年當時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學蘇武潯教授等則把Mobius變換的方法應用于幾種常用波形(包括周期矩形脈沖，奇偶對稱方波和三角波等)的傅立葉級數的逆變換運算，得到正、余弦函數及一般周期信號的各種常用波形的信號展開；并求得了與各種常用波形信號函數族相正交的函數族，以用于各展開系數的計算與信息的解調；而后把它們應用到通信系統中，提出了一種新的通信系統，即新型Chen-Mobius通信系統。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統的FPGA硬件設計實現和基于Chen-Mobius變換的語音加密雙工通信系統的實現。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統進行仿真分析，對該系統在不同信噪比情況下的錯誤概率進行了計算，并繪出了信噪比-錯誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統的主體模塊(函數及積分器的產生等)轉化成HDL硬件語言，后在QuartusⅡ軟件平臺上，結合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構架完整的Chen-Mobius通信系統，并對此系統設計綜合、引腳分配、仿真驗證、時序分析等；最后，在Altera公司的Stratix 芯片上，實現硬件的編程和下載，從而完成了Chen-Mobius多路通信系統的FPGA硬件實現。 另外，利用Chen-Mobius單路通信系統的調制、解調系統分別對語音信號進行加密與解密，在兩塊DE2的FPGA開發板上成功實現了基于Chen-Mobius變換的語音加密雙工通信。完成本設計意義重大，它為今后Chen-Mobius通信系統應用于通信領域的各個方面，邁開堅實的一步。
標簽： ChenMobius FPGA 通信系統 硬件實現
上傳時間： 2013-07-24
上傳用戶：xaijhqx
·摘 要:本文介紹基于計算機并行端口的微型步進電機控制系統。針對雙極型兩相步進電機，設計了由集成音頻功率放大器TDA1521組成的步進電機平衡橋式功率驅動電路；由計算機并行端口的數據端口組成步進電機的脈沖分配器，由軟件實現步進電機的脈沖分配、電機的速度控制和斷電相位記憶功能，通過對數據端口的擴展實現對6個步進電機的控制。
上傳時間： 2013-07-15
上傳用戶：lepoke
