全加器的詳細設(shè)計思路和用VHDL語言編寫的詳細源代碼
標簽: VHDL 全加器 詳細設(shè)計 編寫
上傳時間: 2014-01-12
上傳用戶:zhaiyanzhong
用VHDL編寫的8位全加器,數(shù)字分頻器等程序
標簽: VHDL 8位 編寫 全加器
上傳時間: 2013-12-16
上傳用戶:ztj182002
synplify環(huán)境下 實現(xiàn) 全加器 功能
標簽: synplify 環(huán)境 全加器
上傳時間: 2014-01-13
上傳用戶:邶刖
一個用VHDL語言編寫的全加器,是數(shù)字電路EDA設(shè)計的一個例子,可能不太特別,但是應(yīng)該可以用一下的。
標簽: VHDL 語言 編寫 全加器
上傳時間: 2014-10-29
上傳用戶:ayfeixiao
fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
標簽: vhd fulladder adder multi
上傳時間: 2015-09-03
上傳用戶:上善若水
4位全加器原碼,包括仿真碼和4位計數(shù)器碼。
標簽: 全加器
上傳時間: 2015-09-25
上傳用戶:a673761058
由寄存器,全加器,移位寄存器,計數(shù)器,觸發(fā)器和門電路構(gòu)成補碼一位除法器,將開關(guān)設(shè)定的補碼形式出現(xiàn)的除數(shù),被除數(shù)存入相應(yīng)寄存器中.能用單脈沖按步演示運算全過程.
標簽: 寄存器 補碼 全加器 單脈沖
上傳時間: 2013-12-24
上傳用戶:bjgaofei
本文件包是在MAX+plus II 軟件環(huán)境下實現(xiàn)全加器的邏輯功能
標簽: plus MAX II 軟件環(huán)境
上傳時間: 2016-01-09
上傳用戶:jing911003
2級流水線實現(xiàn)的8位全加器的VHDL代碼,適用于altera系列的FPGA/CPLD
標簽: VHDL 流水線 8位 全加器
上傳時間: 2014-06-15
上傳用戶:zhanditian
全加器,使用宏功能模塊,并附有波形仿真圖
上傳時間: 2016-02-03
上傳用戶:waitingfy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1