99re8这里有精品热视频8在线,色在线中文字幕,国产精品99导航

半加器

實(shí)現(xiàn)全加器的不可或缺的東西

實(shí)現(xiàn)全加器的不可或缺的東西，半加器，功能就是為了全加器做好準(zhǔn)備

標(biāo)簽： 全加器

上傳時(shí)間： 2017-07-15

上傳用戶：784533221
1位全加器的vhdl設(shè)計(jì) 通過兩個(gè)半加起實(shí)現(xiàn)

1位全加器的vhdl設(shè)計(jì) 通過兩個(gè)半加起實(shí)現(xiàn)

標(biāo)簽： vhdl 全加器

上傳時(shí)間： 2017-01-12

上傳用戶：徐孺
這是一個(gè)4位全加器

這是一個(gè)4位全加器，用一個(gè)1位半價(jià)做的一位全加，然后做成的四位半加。

標(biāo)簽： 全加器

上傳時(shí)間： 2016-04-30

上傳用戶：上善若水
全加器verilog程序

四位全加器verilog源碼，簡單實(shí)用！歡迎下載

標(biāo)簽： verilog 全加器程序

上傳時(shí)間： 2013-05-16

上傳用戶：a6697238
全加器的VHDL程序?qū)崿F(xiàn)及仿真

全加器的VHDL程序?qū)崿F(xiàn)及仿真

標(biāo)簽： VHDL 全加器仿真程序

上傳時(shí)間： 2014-01-13

上傳用戶：hoperingcong
該程序?qū)崿F(xiàn)的是n位全加器

該程序?qū)崿F(xiàn)的是n位全加器，首先用與非門實(shí)現(xiàn)一位全家器，最后實(shí)現(xiàn)n位的全加器。

標(biāo)簽： 程序全加器

上傳時(shí)間： 2015-04-18

上傳用戶：fandeshun
數(shù)據(jù)選擇器

數(shù)據(jù)選擇器，半加器，3-8譯碼器vhd源代碼。是最近學(xué)校的實(shí)驗(yàn)內(nèi)容。我要成會(huì)員，所以都發(fā)上來供大家參考。

標(biāo)簽： 數(shù)據(jù)選擇器

上傳時(shí)間： 2014-07-07

上傳用戶：許小華
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計(jì)中。

用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計(jì)中。

標(biāo)簽： Verilog HDL 全加器語言

上傳時(shí)間： 2015-05-02

上傳用戶：zukfu
Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方

Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計(jì)方案及VHDL程序

標(biāo)簽： Adder Ripple ripple Carry

上傳時(shí)間： 2015-05-13

上傳用戶：我們的船長
全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼

標(biāo)簽： TEST_BENCH VHDL_CODE 全加器

上傳時(shí)間： 2013-12-22

上傳用戶：hongmo

主站蜘蛛池模板：黎川县| 新巴尔虎左旗| 江山市| 宿州市| 永善县| 西和县| 申扎县| 洪洞县| 钟山县| 大英县| 邵阳县| 周口市| 三门峡市| 柳河县| 正蓝旗| 天全县| 通州市| 梁平县| 金湖县| 北碚区| 鄂尔多斯市| 石柱| 旌德县| 泰宁县| 金华市| 长兴县| 北京市| 崇义县| 安平县| 吴旗县| 扶绥县| 东宁县| 正定县| 白朗县| 开化县| 樟树市| 天水市| 丘北县| 牙克石市| 五家渠市| 洛阳市|